アカウント名:
パスワード:
より多くのコメントがこの議論にあるかもしれませんが、JavaScriptが有効ではない環境を使用している場合、クラシックなコメントシステム(D1)に設定を変更する必要があります。
普通のやつらの下を行け -- バッドノウハウ専門家
傾斜,曲面加工も可能 (スコア:2, 興味深い)
#型はどうやって作るんだ!?
#型はどうやって作るんだ!? (スコア:1)
モノは同じSiO2だから作れない事はない。
# 鋳型が壊れていると不良品を量産する事になる…
「この位置のは必ず不良品になるから後工程とばす」なんてことしたりして[笑]
notice : I ignore an anonymous contribution.
Re:#型はどうやって作るんだ!? (スコア:1)
ところで、なまじ同じモノなだけに、
型とターゲットの化学的親和性が高すぎて
焼きつきみたいな状態になりやすかったりは
しないんだろうか?と思ってしまいました。
温度が高いと、一方が他方を溶融しちゃうわけで、
しかも同じモノなら全率固溶どころのさわぎじゃないわけで…
同じSiO2とはいえ両者の相は違うんだろうけど、
溶けるほど高温ならば、どうせ相の区別なんて意味無いし。
(文字どおり「とけてしまえば皆同じ」で、同じ相になっちゃうんだったよね、たしか)
一発で駄目とまでは言わないまでも、型の寿命が短かったりは、しないのだろうか?と心配してみたり。
Re:#型はどうやって作るんだ!? (スコア:1)
えーと、SiO2ってガラスの主成分で、シリコンは入ってますが
酸化物ですので、今回加工してるシリコン基板(Si結晶)とは
違うものだと思うです。
#そりゃ、微小なレベルでの原子交換はあるかもしれないけど。
#ちなみに、加熱してもSiO2になって一緒に混じらないのは、
#加熱時に周囲に酸素原子が充分にないからではないかなぁ。
焦点を絞るための光学系(顕微鏡とか)の部品も
SiO2中心(石英が主成分のガラス)だと思いますので、SiO2が
エキシマレーザーで加熱されるというのは、原理的におきない
ように思います。
>ところで、なまじ同じモノなだけに、
>型とターゲットの化学的親和性が高すぎて
>焼きつきみたいな状態になりやすかったりは
>しないんだろうか?と思ってしまいました。
リリース文では、「固着しない」って事になってるようですね。
#わたしの想像では、加熱を繰り返すと、だんだん表面が
#高温の溶融物にアタックされて、原子交換が起きて、
#平坦度が薄れて荒れてくる気がするけど。
---- redbrick
縮小は? (スコア:0)
この原理だと縮小できないですよね?
Re:縮小は? (スコア:0)
Re:#型はどうやって作るんだ!? (スコア:0)
そりゃレティクルやマスクがおかしくても同じことでしょう。
Re:#型はどうやって作るんだ!? (スコア:2, すばらしい洞察)
鋳型のサイズは、
・チップの一部
・チップ1個
・チップ数個
・ウェハ全体
が、考えられます。
光学式の場合、チップの一部を対象であっても処理時間はあまり増えませんが、
鋳型の場合、処理後に『ひっぺがす』操作が加わりますので数個~ウェハ全体でないと効率が悪いかと。
で、鋳型の一部に損傷が発生すると、特定位置のチップが駄目になる…(一部~1個なら全滅。)
# それでもエッチング工程全体と比較したらチップの一部が対象でも速いのかな?
notice : I ignore an anonymous contribution.
Re:#型はどうやって作るんだ!? (スコア:1)
んー・・・サイズの捉え方の違いと言うか・・・根本的に
マスクもレティクルも、所詮は加工するものの「型」でしかない
(非接触と接触という違いはあれど)って事ではないかと。
#わたしは、規模や型(面付け)の構成によるだろうけど、
#一部が破損したりゴミが乗ったりしたら、接触式な型と
#露光マスクでも、状況は変わらないと思うけどなぁ。
マスクと言っても、1chipのサイズのものをウェハ上でくまなく
移動させて露光する場合もあるし。
#デカいマスクは作るの高いし、マスク製造時にあるchipの一部に
#欠損があると、おっしゃる通り、かならずそのchipダメになるし。
あんまり言いたかないけど、クリーンルームだって飛散物や異物とは
一切縁が切れるわけではなく、ずっと問題が起きる確率を下げてるだけなので。
#マスクにゴミ乗ると、かなり致命的なんで、検査と清掃はしっかり
#されてますけど、人間のやることに絶対の保証はないしねぇ。
あ、実は加工する側に異物が乗るって方が発生確率高いです。
#なにせ合金素材やガラスやポリイミドやシリコンを、湿式とは言え
#CMP(化学研磨)でガリガリ表面削りますからねぇ(汗)。
># それでもエッチング工程全体と比較したらチップの一部が対象でも速いのかな?
今回の手法は、光吸収がすくないSiO2では使いにくいので、結局LSIだと
特定の行程の置き換えにしかならないかも。
#層間膜は・・・最近はSiO2は少ないかな?
#有機系の誘電率の高いものや空気なんかになってるかも。
#・・・もしかしてゲート酸化膜だけ(汗)?
---- redbrick