アカウント名:
パスワード:
より多くのコメントがこの議論にあるかもしれませんが、JavaScriptが有効ではない環境を使用している場合、クラシックなコメントシステム(D1)に設定を変更する必要があります。
普通のやつらの下を行け -- バッドノウハウ専門家
真空と聞いて (スコア:4, 興味深い)
「伝送速度は35%向上し、消費電力は15%削減」なんて派手なことになるということは、おおざっぱに「時定数35%減→寄生容量が35%減」として、
SiO2の比誘電率は4前後 [nikkeibp.co.jp]ですから、およそ配線周辺の43%が真空領域ってことになります…
真空部分では熱伝導は無くなるわけですから、そういうチップは廃熱効率が悪くなるってことはないですかね? ちょっと心配
Re:真空と聞いて (スコア:5, 興味深い)
>真空部分では熱伝導は無くなるわけですから、そういうチップは廃熱効率が悪くなるってことはないですかね? ちょっと心配
あくまでもチップ（と言うかダイ）とパッケージの間の熱結合が損なわれるような意味での「真空化」でなさそうなので、杞憂で終わってくれると思います。
まぁ、素子パッケージ内の高い真空度をより長く維持しなければならないという技術的な「難関」が次に控えている訳ですが。
この製造法のミソは、「ダイ上の銅配線部分以外はカーボンシリカガラスだけになるように焼成しておいた上で、カーボンシリカガラスだけを取り除く製
Re:真空と聞いて (スコア:2, 参考になる)
IBM自身は（ポーラス系を含め，熱伝導率の悪いlow-k材料の採用は）結構効いてくるかも，と
考えているようです．
Microelectronics and Reliability, 46 (2006) 232-243
>微細プロセス化の時に問題となっていたパターン生成の前工程であるフォトエッチング工程に
>つきまとっていた”ピンぼけ”を低減できた
出来ません．
LSI上の素子自体は今までの普通のフォトリソで作りますので．
self-assemblyでフォトリソ不用になるのはナノポアを作る過程だけです．
#この過程はそもそもナノポア材料を使わなければ生じないので，全体としてのフォトリソの利用が
#減るわけではない．