アカウント名:
パスワード:
より多くのコメントがこの議論にあるかもしれませんが、JavaScriptが有効ではない環境を使用している場合、クラシックなコメントシステム(D1)に設定を変更する必要があります。
ナニゲにアレゲなのは、ナニゲなアレゲ -- アレゲ研究家
計算してみた (スコア:2, 興味深い)
何ナノプロセスで製造する必要があるのか、誤差山盛りで計算してみた。
計算しやすくする為の手抜き仮定：
・SDカードのサイズ(長方形とみなして32mm×24mm)内に16mm角分のFlashCoreが入っている。
当然ながら他の回路やら配線領域等もあるのでダイサイズ自体はこれより大きい。
・２層スタック構造を取る。
・冗長領域等、公称サイズから見えない部分は…とりあえず5%。
この誤差が数10％はゆうにあるであろう仮定の元で…
・SLCなら
訂正 (スコア:0)
誤差数１０％じゃなくて数１００％ですた(自爆)
２Ｔバイトを２Ｔビットで計算してた…OTZ
なんで１０ナノ程度で実現できるんだろってカキコむ時も疑問に
思ってたんですが、訂正する前にメンテに入ってしまって…
という事でスタック数はもっと多く出来るとの話もありますが
それは２倍スタックできれば1cellあたりのbit数が1/2にしても
同じと各自で計算してもらうという事で無視すると
・SLCなら約２．８ナノ
・2bit/cellのMLCなら約３．９ナノ
・3bit/cellのMLCなら約４．８ナノ
・4bit/cellのMLCなら約５．５ナノ
といったところになります。こりゃ１０年程度で実現はまず無理でしょう。