* IntelがFSBを当初の予定の667MHzではなく800MHzに引き上げたのは、間違いなくメモリのためだ。
* 帯域もデュアルチャネルDDR400は6.4GB/secとなるので、完全にマッチする。
* 実際、IntelのWilliam M. Siu(ウィリアム・スー)副社長兼事業本部長(Vice President & General Manager, Desktop Platforms Group)は「メモリ帯域が広げればそれだけ広いFSBが必要となる。メモリがアベイラブルになる時期を見ながらFSBも引き上げて行く」と語っている。
メモリ帯域 (スコア:1)
また市場活動か。
Re:メモリ帯域 (スコア:0, 余計なもの)
そんなことはないよ。メモリの帯域でも実際はネゴシエーションによって帯域を数パーセント喰われてしまうため、FSB が速いに越したことはない(ネゴシエーションによる遅延が大きいと結構足を引っ張られてしまう)。また Dual channel な DDR も本格的に使
Re:メモリ帯域 (スコア:2, 参考になる)
帯域と遅延を混ぜて考えている点は話しにならない。遅延の話しをしたいならDRAM へアクセスしている時点で数 % 遅延は誤差。加えてチップセット自身の遅延も考慮すべき。
> 2way DDR400 の帯域は 900 - 1800MB/s
posted CAS を使えば 1000-1900MB/s 程度か。
Re:メモリ帯域 (スコア:1)
でも帯域が広くなれば遅延も少なくなる(もちろん高周波になればなるほどそうはいえなくなるのだろうが)ので、そんなに的外れでもないと思います。(この遅延は、ネゴシエーションによる遅延なので、電気的特性の遅延ではないことをお断りしておきます。)
それから書き忘れたのですが、HDTV ビデオキャプチャやIEEE1394 などからビデオカードへの転送などは、メモリを直接介すことなく転送されることもあるので、内部バスの転送レートが高いに越したことが無いということを補足しておきます。
もちろん、32bit PCI だともう帯域が足りなくなってきているので、AGP や 64bit PCI, PCI-X など転送レートの高い汎用バスが必要なのは言うまでもないのですが...。
Re:メモリ帯域 (スコア:2, 参考になる)
速くなったのは FSB(CPU - North Bridge) で サウスブリッジとの接続速度はまた別の話しでしょう。それにチップセット自身が 400MHz で動くとも書かれていませんから、ノースブリッジが低レイテンシ化したとも言えません。私のチップセットの遅延を測ったら DRAM と同程度かそれ以上に低速でした。
また FSB の速度向上はメモリ帯域の為とIntel は公言しています。しかし 遅延を嫌う CPU にとってビデオカードほど帯域は重要ではないでしょう。
仮に HDTV の樣な例えば (1024 * 640) 程度のデータを流すと 150MB/s 程度で済みますからFSB 帯域としては "誤差" の範囲ですよね。
Re:メモリ帯域 (スコア:1)
別の方にも指摘されましたし、実際私も間違いであると思いましたので、訂正させていただきました。なお、間違いおよび勘違いである点は、- FSB が必ずしも電気的な特性などにより遅延に比例して速くなるわけではない(一概には言えないが)
- PCI なデバイスからビデオカードなどのデータ転送は FSB の転送レートとは関係ない
という部分です。こちら((#237543) [srad.jp])をご覧下さい。
それにチップセット自身が 400MHz で動くとも書かれていませんから、ノースブリッジが低レイテンシ化したとも言えません。私のチップセットの遅延を測ったら DRAM と同程度かそれ以上に低速でした。Re:メモリ帯域 (スコア:1)
あぅ、
コピーミスです。すみません。Re:メモリ帯域 (スコア:0)
Hyperthreadingと投機ロードを使ってメモリ帯域によって遅延を
隠蔽しようとい
Re:メモリ帯域 (スコア:1)
> 隠蔽しようというのがIntelの方針ですから、Intel CPUにとって
> はメモリ帯域の確保が重要課題です。
それは私が最初に書きました。ちゃんと読んでから書いてね。ただし、メモリ帯域を増やしても CPU が受けとれるデータ帯域は増えません。
> # 一方のAMDはDRAMコントローラ内蔵で遅延自体を減らす方針
常識。
Re:メモリ帯域 (スコア:1)
Re:メモリ帯域 (スコア:1)
うっ、確かに。
間違いや勘違いがあるようなので、誰か私の元記事(#237455)を適切にモデレートしておいてくださいませ。
bushidoh さん、gk-hyn さん失礼致しました。