パスワードを忘れた? アカウント作成
この議論は賞味期限が切れたので、アーカイブ化されています。 新たにコメントを付けることはできません。

ムーアの法則は2021年で終了?」記事へのコメント

  • 色々出てきているけど、限界っぽい感じも。

    • by Anonymous Coward

      シュリンクするだけで面積が減って歩留まり良くなるし、いっぱい取れるようにもなるから設計変わらなくても
      集積度を上げる意味はあるよ。
      生産技術はその分高いものが要求されるけど。

      • by Anonymous Coward

        現在の集積度向上の手法って3D方向だから設計変えないと無理じゃない?

        • by Anonymous Coward

          FinFETにせよ、TSVにせよ、設計よりは製造技術の蓄積が物を云う印象。
          マトモなモノを作れないのに設計を弄くったって詮ないかと。

          • by Anonymous Coward on 2016年08月02日 23時37分 (#3057094)

            元コメントの言ってる3Dって、ロジックの3D積層とか、PMOS/NMOS分離積層のことかも。
            配線遅延が劇的に減るので、ものすごく性能が上がる余地があるけど、設計手法もツールも全部見直さないとダメ。

            そうでなくても、FinFETは設計手法が全く変わりますね。
            回路設計はそれほど変更ないけど、物理レイアウトは全く違う。
            業界内では、16nmになって、これまで(28nm)の数倍時間かかったよって話をよく聞きます。

            親コメント
            • by Anonymous Coward

              物理レイアウトは完成形を実現する図形を配置するだけだから特に変わらないよ
              レイアウトから出来あがりを連装するのは難しいけどね
              #出来上がり→レイアウト形状への変換を自動でやろうとすると結構面倒だけど

              • by Anonymous Coward

                変わりますよ…FinFETのレイアウトやったことありますか?
                レイアウトから出来あがりを連想するのこそ、単なるOPC演算と光学SIMの繰り返しなので、計算でできます。

皆さんもソースを読むときに、行と行の間を読むような気持ちで見てほしい -- あるハッカー

処理中...