アカウント名:
パスワード:
BIOSTARやASRockあたりCPU付きマザー出してくれないかな。Spectre eraには、リッチな分岐予測は不要で、Many many many CoreとHigher highest clockで勝負出来るんだからさ
CPUの高クロック化は
クロックを上げるために、パイプラインの段数を増やし1段あたりの処理を軽くする→パイプが長いと、分岐などのペナルティが大きい →分岐予測・投機的実行でとにかくパイプを埋めるようにする
という流れなんですから、分岐予測を捨てると高クロック化は無意味でしょ。パイプラインがスカスカで実働速度は全然速くならない。
分岐予測を捨てるなら、それよりも、低クロックでいいからとにかくパイプラインの段数を少なくして分岐でのペナルティを小さくするべきです。
まあ、パイプラインが埋まらないのも気にせず、コアの数で攻める、って手もあるでしょうけど、かなりの悪手。
それに、Pentium がパイプ6段、Pentium4が最盛期31段Core は原点回帰で14段からスタートし現行非公開ですが推定16段前後なのに対し、VIA Eden(Nehemiah) は16段という、こっちも結構パイプラインの段数で攻めてるアーキテクチャなので、あんまり「分岐予測は不要で勝負出来る」方向じゃないかと。
クロックを上げるために、パイプラインの段数を増やし1段あたりの処理を軽くする
パイプライン処理はバスの空き時間をなくす為の技術(CPUの内部処理中に次の命令を読み込む)でクロックの高速化とは関係ないのでは？
パイプライン処理はバスの空き時間をなくす為の技術
バスの空き時間ってゆうよりCPUの処理の待ち時間を減らすでしたね。
思いっきりあるよ。同期回路を1GHzで動かしたかったら、フリップフロップとフリップフロップの間にある組み合わせ回路を1ns(-α)以内で動かさなきゃならない。1.2nsかかってしまう重たい回路があったら、例えば2つの0.6nsかかる回路に分けて、2サイクル(パイプライン2ステージ)で実行する。もしくは諦めて800MHzに落とす。
「パイプラインの段数」とクロックは関係大有りだよ
周波数を上げたい↓パイプライン1段当たりのゲート段数を減らさないと短くなったクロックサイクル内に処理が終わらない↓パイプライン1段当たりに出来る処理内容が減る↓パイプライン段数を増やさないと今までと同じ内容の処理が終わらない
＃ 90年頃、パイプラインの段数をやたらと増やして高クロック化を狙うスーパーパイプラインというのがあった
だがしかし段数を増やすと同期が取れなくなる。同期を取るために信号を停める機構を入れる。消費電力の宝石箱。
パイプライン段数増やしてクロック爆上げだぜやっふーーーーー!!!
…と調子に乗ったのがNetBurstでございます。# 分岐予測がはまってる間はパフォーマンス低下無しという# 直線番長なんて言われてたなぁ。# オレゴンチームは爆熱とイメージ付けたのがこれ。
より多くのコメントがこの議論にあるかもしれませんが、JavaScriptが有効ではない環境を使用している場合、クラシックなコメントシステム(D1)に設定を変更する必要があります。
一つのことを行い、またそれをうまくやるプログラムを書け -- Malcolm Douglas McIlroy
VIA Eden以来だな (スコア:1)
BIOSTARやASRockあたりCPU付きマザー出してくれないかな。
Spectre eraには、リッチな分岐予測は不要で、Many many many CoreとHigher highest clockで勝負出来るんだからさ
Re:VIA Eden以来だな (スコア:2)
CPUの高クロック化は
クロックを上げるために、パイプラインの段数を増やし1段あたりの処理を軽くする
→パイプが長いと、分岐などのペナルティが大きい
→分岐予測・投機的実行でとにかくパイプを埋めるようにする
という流れなんですから、分岐予測を捨てると高クロック化は無意味でしょ。パイプラインがスカスカで実働速度は全然速くならない。
分岐予測を捨てるなら、それよりも、低クロックでいいからとにかくパイプラインの段数を少なくして分岐でのペナルティを小さくするべきです。
まあ、パイプラインが埋まらないのも気にせず、コアの数で攻める、って手もあるでしょうけど、かなりの悪手。
それに、
Pentium がパイプ6段、Pentium4が最盛期31段
Core は原点回帰で14段からスタートし現行非公開ですが推定16段前後なのに対し、
VIA Eden(Nehemiah) は16段という、こっちも結構パイプラインの段数で攻めてるアーキテクチャなので、あんまり「分岐予測は不要で勝負出来る」方向じゃないかと。
Re: (スコア:0)
CPUの高クロック化は
クロックを上げるために、パイプラインの段数を増やし1段あたりの処理を軽くする
パイプライン処理はバスの空き時間をなくす為の技術(CPUの内部処理中に次の命令を読み込む)でクロックの高速化とは関係ないのでは？
Re: (スコア:0)
パイプライン処理はバスの空き時間をなくす為の技術
バスの空き時間ってゆうよりCPUの処理の待ち時間を減らすでしたね。
Re: (スコア:0)
パイプライン処理はバスの空き時間をなくす為の技術(CPUの内部処理中に次の命令を読み込む)でクロックの高速化とは関係ないのでは？
思いっきりあるよ。
同期回路を1GHzで動かしたかったら、フリップフロップとフリップフロップの間にある組み合わせ回路を1ns(-α)以内で動かさなきゃならない。
1.2nsかかってしまう重たい回路があったら、例えば2つの0.6nsかかる回路に分けて、2サイクル(パイプライン2ステージ)で実行する。
もしくは諦めて800MHzに落とす。
Re: (スコア:0)
「パイプラインの段数」とクロックは関係大有りだよ
周波数を上げたい
↓
パイプライン1段当たりのゲート段数を減らさないと短くなったクロックサイクル内に処理が終わらない
↓
パイプライン1段当たりに出来る処理内容が減る
↓
パイプライン段数を増やさないと今までと同じ内容の処理が終わらない
＃ 90年頃、パイプラインの段数をやたらと増やして高クロック化を狙うスーパーパイプラインというのがあった
Re: (スコア:0)
だがしかし段数を増やすと同期が取れなくなる。同期を取るために信号を停める機構を入れる。消費電力の宝石箱。
Re:VIA Eden以来だな (スコア:1)
パイプライン段数増やしてクロック爆上げだぜやっふーーーーー!!!
…と調子に乗ったのがNetBurstでございます。
# 分岐予測がはまってる間はパフォーマンス低下無しという
# 直線番長なんて言われてたなぁ。
# オレゴンチームは爆熱とイメージ付けたのがこれ。