パスワードを忘れた? アカウント作成
この議論は賞味期限が切れたので、アーカイブ化されています。 新たにコメントを付けることはできません。

Intelの10nmプロセスの本格生産は2019年にずれ込む」記事へのコメント

  • >10nmは低消費電力にフォーカスしており、演算性能自体は14nm++の方が高い
    周波数が上げられないという事かな?Caffe lakeは熱的条件が厳しので、シングルスレッド性能を犠牲にしてでもRyzen同様8コア積んで貰えれば、それで十分だと思う。
    7nmのZen2が控えているので、Intelもぱっと花を咲かせて貰いたいところ。

    • by Anonymous Coward

      コアが増えて性能が上がるならいいが、今でもコアの負荷が100%になることはなくて、よくて2コアで50%ぐらいなんだよね。
      しかも4コアに比べて8コアが性能2倍になるかといえば、メモリ帯域を食い合うので、そんなことはない。

      逆に言うとトランジスタは余っているので、コア数減らして、その分、シングルスレッド上げてほしい。
      それができないからコア数を増やしているんだろうし、単純にキャッシュをこれ以上増やしても性能上がらないし、となるとAES-NIのような専用回路を増やすしかないのかもしれない。
      でも専用回路で性能を上げる処理もネタ切れなんだろう。

      個人的には、x86でないコアも載せて、新しいソフトは新コア、古いソフトはx86コアにしてほしいけど、最初は使われない新コア分はまるまる無駄だから、そんなことしないよなあ。
      デコーダだけ二つ用意して、切り替えるという手もあるが、デコーダはクリティカルパスだろうし、そんなこと無理か。

      • by Anonymous Coward

        >>逆に言うとトランジスタは余っているので、コア数減らして、その分、シングルスレッド上げてほしい。

        それはプログラマ側からの切実な要望だが、それで性能上げようにもクロック周波数が頭打ちだからどうにもならんのよね
        (プロセッサ・メーカーの技術屋に同じ文句言ったことがあるが、その意見は理解できるがやっぱりクロック周波数がぁ~というご返事でした)

        ローエンドの組込プロセッサでもプロセスの微細化が進み、余ったシリコンの使い道に困っている(?)というような状態で、パッケージのピン数と比較してやたらペリフェラルの数と機能がリッチなデバイスばかり
        シリコンが余ってるならメモリ沢山積んで欲しいのだが、もともとアドレス空間が狭いのと命令セットの制約でどうにもならない.......

        • by Anonymous Coward

          Tr.だけで構成しているSRAM以外のメモリ素子ってCMOSロジックプロセスと相性が悪いんだよ。
          追加のプロセスが必要だったり、余計な材料使う必要があったりするから。
          #1T SRAMなら通常のCMOSプロセスで作れるけど、DRAMとしての性能はイマイチだしDRAMとしてはデカい。

          • ここにぶら下げさせていただきますわよ、
            先程メモリの価格調べたらDDR4-2666 16GB(8GBx2)で2万円なんですね。

            #20年前はEDO DRAMのSIMMが16MBで2万円だったのよ。
            #Windowsも8MBのメモリで動いてたのよ。

            んで、SRAMが6TでDRAMが1Tと1Cで、
            単純に同容量比で6倍価格が高いとしても、たかだか12万円なんだから、
            主記憶がSRAMの製品もあればと思ってるんでザマス。
            CPUのレジスタからL3キャッシュは、もちSRAMだしApple Watchの主記憶もSRAM。

            だけど下の書き込みだと、今でもL3までのキャッシュで十分だから、
            主記憶が速くなっても100%超えないくらいの性能向上なのかな。

            L3キャッシュへのアクセスが20サイクルくらいで、
            主記憶へが300サイクルくらいのが60サイクルくらいのレイテンシになっても、
            遅いのかな。だれかシュミレーションして結果知りたい。

            親コメント
            • by Anonymous Coward

              もうこのストーリーは賞味期限切れかもしれませんが、一応コメントを。

              LSIの業界では、メタル配線の最小ピッチの「F」としたとき、「Fの2乗」=「F2」を基本単位として面積を比較するのが一般的です。
              SRAMが6T、DRAMが1Tなのは確かなのですが、面積は6:1ではなく、200:6か200:4ぐらいです。
              http://www.nims.go.jp/AAA_ReRAM/research_2.html [nims.go.jp]
              リンク先の比較ではSRAMが130F2になっていますが、最新プロセスだと200F2以上に悪化しています。
              なぜそうなるかというと、サイズがトランジスタ密度で決まっているのではなく、配線密度で決まってしまうからです。

              その上、配線が複

UNIXはただ死んだだけでなく、本当にひどい臭いを放ち始めている -- あるソフトウェアエンジニア

処理中...