アカウント名:
パスワード:
スピードクラスはあくまで速度の保障の話で、特に記載がないなら既存の仕組みのままのはず
UHSからは既存のSDのインタフェースと違うバス構造を持ってる。
バスについては以下の図が参考になると思う。https://pc.watch.impress.co.jp/docs/news/1129802.html [impress.co.jp]
# SD Expressは下位互換として、とりあえずUHS-I相当のI/Fを持ってるみたいだけど、物理I/FとしてはUHS-II/IIIのピン構造が必要なのかな
High Speedまでは信号電圧が3.3VUHS-Iで信号電圧が1.8Vに下がって高速になったUHS-IIでLVDSで超高速になった
だったかな。
Cebit 2014 資料 [sdcard.org]のP14参照
下位互換あるから認識できるメモリー容量ならば使えるはず。まあ、SDカードって認証機関がなくてメーカーのセルフチェックだけなので何とも言えませんけど。
TTLなんかでもCMOS化で電圧が下がって高速化みたいな歴史ありますけど、あれは電圧を下げたから高速化したんですかね?高速化の為にクロックを上げつつ消費電力を据え置きにする為、結果的に電圧が下げたような気がするんですけどあまりそういう説明みかけない気がするんで。
資料に載ってるTransferJetは東芝のFlashAirの延長線上なんだろうか。
あれは電圧を下げたから高速化したんですかね?
低電圧での高速化は「電圧変化の勾配mV/nsが一定」であれば「0V→3.3V」と「0V→1.8V」のどちらが早く切り替わるかと思っておけばいいと思います。
高速化の為にクロックを上げつつ消費電力を据え置きにする為、結果的に電圧が下げたような気がするんですけどあまりそういう説明みかけない気がするんで。
動作高速化のためにトランジスタのゲート長を短く(プロセスを進化)したら電圧耐性が低くなったので電圧を下げた。結果、消費電力も下がったですね。なので、無理矢理電圧あげてオーバークロックするとの耐圧越えて壊れます。
GHz帯を使った超近距離無線(到達距離数cm)でFelicaの凄い速いヤツと思っておけばいいかと。
電圧勾配が同じなら低電圧の方が高速というのは理屈としてはそうですけど3.3Vから1.8Vに下がった際、信号の立ち上がりと立ち下がりにかかる時間が半分になったとして、それでUHS-IとUHS-IIの3倍の速度差を説明するのはなんか違うような気はするのですが。いや、速度差の要因を信号の形式が違うUHS-IとUHS-IIを電源電圧のみに求めたところで既に間違っていたのかも知れませんが。
また微細化によって低電圧化が促されるというのも分かるのですが、その辺の因果関係に僕の理解が追いついてない感じします。僕は微細化による消費電力、発熱の問題を回避するために低電圧化が進んだと考えてましたので、おっしゃっられるところの高速化の為に微細化が進んだ、というところで既につっかえてます。
高速化→微細化→低電圧化→低消費電力化?
微細化も高速化の為にやってるというよりは歩留まり向上の為に行っている印象でいたのでその辺の認識が実態に即してないかもしれないです。
歩留向上→微細化→低消費電力化→低電圧化?
というかゲート長については一時期CPUの記事でよく見た気がしますがもはやゲートの物理長を表してはいない [tel.co.jp]みたいな話もあって余計訳分からなくなって来ました。
外部バスの定電圧化(高速大振幅はいろいろ大変)と、ロジックの定電圧化(微細化でスイッチングの高速化→定電圧に)がごっちゃになってる。
あと、微細化で高速化、が素直に言えたのは CPUのクロックがどんどん上がってた時代までかも。今は回路を詰め込んでいろいろ細工したり並列化したりで高速化を狙ってる。
歩留り向上は微細化関係なくプロセス改善のことを微細化とごっちゃにしてるような。
より多くのコメントがこの議論にあるかもしれませんが、JavaScriptが有効ではない環境を使用している場合、クラシックなコメントシステム(D1)に設定を変更する必要があります。
アレゲはアレゲを呼ぶ -- ある傍観者
たしか (スコア:1)
スピードクラスはあくまで速度の保障の話で、特に記載がないなら既存の仕組みのままのはず
UHSからは既存のSDのインタフェースと違うバス構造を持ってる。
バスについては以下の図が参考になると思う。
https://pc.watch.impress.co.jp/docs/news/1129802.html [impress.co.jp]
# SD Expressは下位互換として、とりあえずUHS-I相当のI/Fを持ってるみたいだけど、物理I/FとしてはUHS-II/IIIのピン構造が必要なのかな
M-FalconSky (暑いか寒い)
Re: (スコア:1)
High Speedまでは信号電圧が3.3V
UHS-Iで信号電圧が1.8Vに下がって高速になった
UHS-IIでLVDSで超高速になった
だったかな。
Cebit 2014 資料 [sdcard.org]のP14参照
下位互換あるから認識できるメモリー容量ならば使えるはず。
まあ、SDカードって認証機関がなくてメーカーのセルフチェックだけなので何とも言えませんけど。
Re: (スコア:1)
TTLなんかでもCMOS化で電圧が下がって高速化みたいな歴史ありますけど、あれは電圧を下げたから高速化したんですかね?
高速化の為にクロックを上げつつ消費電力を据え置きにする為、結果的に電圧が下げたような気がするんですけどあまりそういう説明みかけない気がするんで。
資料に載ってるTransferJetは東芝のFlashAirの延長線上なんだろうか。
Re:たしか (スコア:1)
低電圧での高速化は「電圧変化の勾配mV/nsが一定」であれば「0V→3.3V」と「0V→1.8V」のどちらが早く切り替わるかと思っておけばいいと思います。
動作高速化のためにトランジスタのゲート長を短く(プロセスを進化)したら電圧耐性が低くなったので電圧を下げた。
結果、消費電力も下がったですね。
なので、無理矢理電圧あげてオーバークロックするとの耐圧越えて壊れます。
GHz帯を使った超近距離無線(到達距離数cm)でFelicaの凄い速いヤツと思っておけばいいかと。
Re:たしか (スコア:1)
電圧勾配が同じなら低電圧の方が高速というのは理屈としてはそうですけど3.3Vから1.8Vに下がった際、信号の立ち上がりと立ち下がりにかかる時間が半分になったとして、それでUHS-IとUHS-IIの3倍の速度差を説明するのはなんか違うような気はするのですが。
いや、速度差の要因を信号の形式が違うUHS-IとUHS-IIを電源電圧のみに求めたところで既に間違っていたのかも知れませんが。
また微細化によって低電圧化が促されるというのも分かるのですが、その辺の因果関係に僕の理解が追いついてない感じします。
僕は微細化による消費電力、発熱の問題を回避するために低電圧化が進んだと考えてましたので、おっしゃっられるところの高速化の為に微細化が進んだ、というところで既につっかえてます。
微細化も高速化の為にやってるというよりは歩留まり向上の為に行っている印象でいたのでその辺の認識が実態に即してないかもしれないです。
というかゲート長については一時期CPUの記事でよく見た気がしますがもはやゲートの物理長を表してはいない [tel.co.jp]みたいな話もあって余計訳分からなくなって来ました。
Re: (スコア:0)
外部バスの定電圧化(高速大振幅はいろいろ大変)と、
ロジックの定電圧化(微細化でスイッチングの高速化→定電圧に)がごっちゃになってる。
あと、微細化で高速化、が素直に言えたのは CPUのクロックがどんどん上がってた時代までかも。
今は回路を詰め込んでいろいろ細工したり並列化したりで高速化を狙ってる。
歩留り向上は微細化関係なくプロセス改善のことを微細化とごっちゃにしてるような。