アカウント名:
パスワード:
……どうでしょうか？アルゴリズムを書いているというよりはハードウェアとして利用可能な要素にマッピングする作業をしているという感じでしょうか？
本質的には(C言語で高位合成が出来るという前提なら)VHDLやVerilogだって高位合成可能です。SystemVerilogに至ってはC言語よりも(言語仕様的に)高位合成に向いています。
でも現実的にそうなっていないのは「HDLでの合成ツールが手を抜いている」だけで、言語側には罪はありません。(かなり暴言)まあ特にVHDLについてはその成立理由的に仕方のないところもありますが、言語側の問題かツール側の問題かは区別して欲しいな、と。
より多くのコメントがこの議論にあるかもしれませんが、JavaScriptが有効ではない環境を使用している場合、クラシックなコメントシステム(D1)に設定を変更する必要があります。
192.168.0.1は、私が使っている IPアドレスですので勝手に使わないでください --- ある通りすがり
異議あり！ (スコア:0)
本質的には(C言語で高位合成が出来るという前提なら)VHDLやVerilogだって
高位合成可能です。SystemVerilogに至ってはC言語よりも(言語仕様的に)
高位合成に向いています。
でも現実的にそうなっていないのは「HDLでの合成ツールが手を抜いている」
だけで、言語側には罪はありません。(かなり暴言)
まあ特にVHDLについてはその成立理由的に仕方のないところもありますが、
言語側の問題かツール側の問題かは区別して欲しいな、と。