パスワードを忘れた? アカウント作成
この議論は賞味期限が切れたので、アーカイブ化されています。 新たにコメントを付けることはできません。

TSMCの3nmプロセス施設完成を祝う式典が実施される。2022年より本格稼働へ」記事へのコメント

  • NANDが3D化して、128層とかが当たり前なので、
    そろそろロジックICも3D化すればいいのでは?

    配線層だけは疑似3D化してるが、肝心のトランジスタが単層だからね

    • by Anonymous Coward

      ベアチップで考えた場合、NANDは例えば64層で容量が64倍になっても
      外部接続(address)は6本しか増えないから3D化するメリットが高い。
      同じパッケージでも容量を増やすのが楽だから。

      ところがロジックICだと個々のロジックが独立で増やすことになるので
      上の例のように64層の積層化をした場合に外部接続も(電源/GNDを除けば)
      64倍になってしまい、パッケージングを考えた時にあまりメリットがない。
      もちろんASICやFPGA、GPU、CMOSセンサーだとまた話が変わってくるけど…

      • 2.5Dとか3DとかIntelはそろそろいけるんじゃないかなぁ。
        AMDも2017年に3D(コンピューティングコア、IOコア、GPUコアをワンチップ化するのに必要)に言及してる。いつモノになるかは知らん。
        チップレット化はAMDが先行したけど、やっぱり半導体技術はIntelが全然上位

        • by Anonymous Coward

          IntelはSOI使ってないからすぐには無理かと
          AMD/IBM/GFはSOI使ってたけど、TSMCの現行プロセスはSOIじゃないはず
          SOIよりもFin FETの方が勝ったわけだが、SOI上のFin FETはまだ話しか聞いた事無いな

日々是ハック也 -- あるハードコアバイナリアン

処理中...