アカウント名:
パスワード:
らしいですが、本当なんですか?
https://pc.watch.impress.co.jp/docs/column/kaigai/1187002.html [impress.co.jp]に記述があるけれどTSMCの7mmの配線ピッチが40nmなのに対してインテルの10nmの配線ピッチは36nmだそうでそこだけ抜き取るとインテルの10nmのほうがTSMCの7nmよりも細いことになる。
https://pc.watch.impress.co.jp/img/pcw/docs/1231/965/html/04_o.png.html [impress.co.jp]こっちのほうがわかりやすいか。
この図を見ると確かにインテルのほうが小さい。
電力効率は配線ピッチだけでは決まらないからトランジスタのチューニングとかもうまく行ってないんじゃね?知らんけど
なんで事実に猜疑心向けるの? それしか会話の方法知らないの?
消費電力の簡単な考え方は面積×周波数×電圧の二乗プロセスルールは密度に係わるパラメータだから面積に有利に働くんだけど結局どんな回路かで必要なトランジスタ数や面積が変わるからね
消費電力の簡単な考え方は面積×周波数×電圧の二乗
トランジスタ数×周波数×電圧の二乗かもしらない。それで、プロセスルールは電圧への影響が大きい...と。
電圧の二乗はコンデンサの充放電の式が由来だから関係するのは配線面積だよ。
トランジスタ数を問題にしたいならスイッチング時の貫通電流やリーク電流だけど、それは電圧に比例すると思った。
電源電圧なんて大差無いし、Criticalな配線間はどうせAir gapだろうから決定的な差にはならんよな。そういえば、Co配線を導入とか言ってた気がするから、その辺の開発に失敗して抵抗が上がっちゃったかな?MOS FETのON抵抗上がったら性能にモロに効きそうだし。
何で比較するのかによって違うから一概には言えないけど、トランジスタ密度での比較なら(どんな回路積むかにもよるけど)Intelの10nmが100MTr/mm3ぐらいって話で、TSMCの7nmプロセスも実製品で70~100MTr/mm3ぐらいだから、まあだいたいそんなもん。
トランジスタ密度以外の点で比較しだすと、いろんな数値ごとに一長一短だったりするからいろいろ。
intelの10nmは去年か一昨年か方針転換があって前後で2つくらい定義があると思ってる。TSMCの7nmも5nmの製品が出たころだったかなんか2つくらい種類あった気がする
正しければこれで4種類の〇〇nmがあるわけだけど、intelの10nmは他社7nm相当は7nmが出来た時からそう言われてる気がしてこの言葉の意味は変遷してないでいいのかしら
より多くのコメントがこの議論にあるかもしれませんが、JavaScriptが有効ではない環境を使用している場合、クラシックなコメントシステム(D1)に設定を変更する必要があります。
私はプログラマです。1040 formに私の職業としてそう書いています -- Ken Thompson
intel 10nmは他社7nm相当 (スコア:0)
らしいですが、本当なんですか?
Re: (スコア:0)
https://pc.watch.impress.co.jp/docs/column/kaigai/1187002.html [impress.co.jp]
に記述があるけれど
TSMCの7mmの配線ピッチが40nmなのに対してインテルの10nmの配線ピッチは36nmだそうで
そこだけ抜き取るとインテルの10nmのほうがTSMCの7nmよりも細いことになる。
Re: (スコア:0)
https://pc.watch.impress.co.jp/img/pcw/docs/1231/965/html/04_o.png.html [impress.co.jp]
こっちのほうがわかりやすいか。
この図を見ると確かにインテルのほうが小さい。
Re: (スコア:0)
電力効率は配線ピッチだけでは決まらないから
トランジスタのチューニングとかもうまく行ってないんじゃね?知らんけど
Re: (スコア:0)
なんで事実に猜疑心向けるの? それしか会話の方法知らないの?
Re: (スコア:0)
消費電力の簡単な考え方は面積×周波数×電圧の二乗
プロセスルールは密度に係わるパラメータだから面積に有利に働くんだけど
結局どんな回路かで必要なトランジスタ数や面積が変わるからね
Re:intel 10nmは他社7nm相当 (スコア:2)
トランジスタ数×周波数×電圧の二乗
かもしらない。
それで、プロセスルールは電圧への影響が大きい...と。
Re: (スコア:0)
電圧の二乗はコンデンサの充放電の式が由来だから関係するのは配線面積だよ。
トランジスタ数を問題にしたいならスイッチング時の貫通電流やリーク電流だけど、それは電圧に比例すると思った。
Re: (スコア:0)
電源電圧なんて大差無いし、Criticalな配線間はどうせAir gapだろうから決定的な差にはならんよな。
そういえば、Co配線を導入とか言ってた気がするから、その辺の開発に失敗して抵抗が上がっちゃったかな?
MOS FETのON抵抗上がったら性能にモロに効きそうだし。
Re: (スコア:0)
何で比較するのかによって違うから一概には言えないけど、トランジスタ密度での比較なら(どんな回路積むかにもよるけど)Intelの10nmが100MTr/mm3ぐらいって話で、TSMCの7nmプロセスも実製品で70~100MTr/mm3ぐらいだから、まあだいたいそんなもん。
トランジスタ密度以外の点で比較しだすと、いろんな数値ごとに一長一短だったりするからいろいろ。
Re: (スコア:0)
intelの10nmは去年か一昨年か方針転換があって前後で2つくらい定義があると思ってる。
TSMCの7nmも5nmの製品が出たころだったかなんか2つくらい種類あった気がする
正しければこれで4種類の〇〇nmがあるわけだけど、intelの10nmは他社7nm相当は7nmが出来た時からそう言われてる気がして
この言葉の意味は変遷してないでいいのかしら