アカウント名:
パスワード:
昔,基幹系の無線の変調盤なんぞを設計してたことがあったのですが,そのとき既にディジタル変調器の話はあったなぁ.
FPGA でプロトタイプ,という話があったのだが,当時の FPGA では 30 MHz ぐらいのクロックでしか動作せず,計算してみると,アナログ変調器で組んだ時よりもアナログ段のフィルタの条件がかなり厳しくなって「何だかなぁ」という感じに. 確かに無調整で I/Q の直交が出るのは嬉しいのですが…
しかし,この図 [ntt.co.jp],変調時と復調時の各ブロックの役割がよくわからないですね. 送信時は PPP 部でチャネル選択するらしいですが,受信時はどうなのかなぁ. 88M sample/sec ということなので,少なくとも無線 LAN の新旧のバンド全体(97 MHz) 全体をディジタル IF 段で処理しているわけではないようですね.
より多くのコメントがこの議論にあるかもしれませんが、JavaScriptが有効ではない環境を使用している場合、クラシックなコメントシステム(D1)に設定を変更する必要があります。
私は悩みをリストアップし始めたが、そのあまりの長さにいやけがさし、何も考えないことにした。-- Robert C. Pike
そういえば (スコア:1)
昔,基幹系の無線の変調盤なんぞを設計してたことがあったのですが,そのとき既にディジタル変調器の話はあったなぁ.
FPGA でプロトタイプ,という話があったのだが,当時の FPGA では 30 MHz ぐらいのクロックでしか動作せず,計算してみると,アナログ変調器で組んだ時よりもアナログ段のフィルタの条件がかなり厳しくなって「何だかなぁ」という感じに. 確かに無調整で I/Q の直交が出るのは嬉しいのですが…
しかし,この図 [ntt.co.jp],変調時と復調時の各ブロックの役割がよくわからないですね. 送信時は PPP 部でチャネル選択するらしいですが,受信時はどうなのかなぁ. 88M sample/sec ということなので,少なくとも無線 LAN の新旧のバンド全体(97 MHz) 全体をディジタル IF 段で処理しているわけではないようですね.