パスワードを忘れた? アカウント作成
この議論は賞味期限が切れたので、アーカイブ化されています。 新たにコメントを付けることはできません。

H-2A二号機、打ち上げを2月3日以降に延期」記事へのコメント

  • MDS [nasda.go.jp] に含まれる並列計算機システム実験装置(PCS)ってどんな仕様なんでしょ?
    ハードウェアスペック、OS、...???
    民生MPU、並列処理及びフォールトトレランス技術の採用により高性能、高信頼性を実現した計算機システムです。
    としか書いてないんですよね。
    • 宇宙用。 (スコア:2, 参考になる)

      by mizuki tohru (2645) on 2002年01月19日 11時20分 (#55307) ホームページ
       自分ならこうする、という案ですが、こんな感じかなぁ。
       三つのmips/sh/arm/x86-CPUのバスを束ねて専用チップセットに接続、メモリも三重冗長化し、チップセットを通すことでCPUから単一構成に見えるようにする。
       メモリは三重冗長化できても、キャッシュは冗長化できないので、それぞれのCPUのソフトウェアでウォッチドックを走らせ、信号が途切れるとそのCPUをリセット、レジスタを退避し、キャッシュを全てのCPUでフラッシュした上で、3つのCPUのレジスタを復元する……とか。

       もしくは、もっと疎な結合かなぁ。3個の計算機がそれぞれ通信でパラメータをプールしていて、で、おかしな動作をしているのでは、と相手の動作に疑問を持ったCPUが対象のリセットスイッチを押す仕組み。
       本物のリセットは、2つのCPUが単一対象のCPUのリセットスイッチを押したときに発動、リセット後のCPUはパラメータを受け取って動作を復帰……とか。

       後者だと、プロトコル実証という話になり、システム変えても良いので美味しいかも。でも処理の連続性と透明度は前者かなぁ。こちらもチップセットは財産になるから。

       ちなみに夏打ち上げたH-IIA搭載のDREには、例の有人カプセル [nasda.go.jp]の先端ミッション研究センター内製、というか当の張本人設計の、CPUが386SXひとつ、メモリがチップセットで三重冗長化された計算機(これ [nasda.go.jp]の簡略版)積んでいました。386SXにはキャッシュが無い、ってのがミソです。ちなみに宇宙でのエラー率は数万年に一度という計算に。
       当の本人は、次はSH [infoweb.ne.jp]で、という話のようで……
      親コメント
      • by mark (4383) on 2002年01月20日 0時35分 (#55435)
        > 三つのmips/sh/arm/x86-CPUの

        で、起動時は一番最初に立ち上がったCPUが主導権を握るルマン式?

        #って、元ネタは3つのCPU どころじゃなかった気がするが :-)
        # つーか、 MIPS、SH、ARM、x86 ですでに四つですが。
        親コメント

皆さんもソースを読むときに、行と行の間を読むような気持ちで見てほしい -- あるハッカー

処理中...