パスワードを忘れた? アカウント作成
この議論は賞味期限が切れたので、アーカイブ化されています。 新たにコメントを付けることはできません。

Alphaは死なず!」記事へのコメント

  • IA64にどうやって HT(Hyper Threading)を付け足すのか興味がある.

    Pentium4は,スーパースケーラのアーキテクチャを取っているので,実行時に使用されるリソースが動的に決定される.だから,Pentium4に HTを実装ときに,アーキテクチャとの親和性が高いのはわかる.

    IA64は VLIWのアーキテクチャだから,実行前にリソースの割り当てが決定されている.1つの命令ユニットにパックされたいくつかのopは,かならず同時に実行するはず.そういう前提で HTを実装すると,各リソースごとではなく,命令ユニットごとのスケジューリングにならないだろ

    • >全部の CPUの実行リソースとキャッシュメモリを共通化するところが
      >違う.こうすることで,コストパフォーマンスがかなり上がるはず
      >だ.

      2つなら1,4~1.9倍に,4つなら3倍程度にダイサイズ?(シリコン
      チップの大きさ)が大きくなると思いますが.そうなると,
          ウェハーあたりの製品数が減る
          歩留まりが悪くなる
      の2点からコストパフォーマンスが『かなり』
      • > それに複数のプロセスでキャッシュメモリを共通化(共有)して
        > も,共通部分(共有可能部分)が実質ないので,キャッシュのヒッ
        > トミスが増えると思いますが.

        それは正しいと思います。

        ただ、もう一つ複数の Processor Element(PE) でキャッシュ
        を共有すると、ひとつの PE とキャッシュ間のバス幅が見掛け
        上減ってしまう問題がありまして、こちらの方がより深刻だ
        と思います。

        つまり、HT なしのプロセッサが 1サイクルに 2ワード分のデ
        ータをキャッシュからレジスタに転送できるとすると、2way
        HT のプロセッサは、1スレッドあたりの転送量は半分。
        1サイクルに1ワード分になります。

        HT (というかSMT) の出発点は CPU 内に暇なファンクション
        ユニットがあるからこれを有効活用しようという話のはずで
        すが、CPU 内に暇なファンクションユニットが出来る最大の
        理由は load/store にあると思うのですが、、、
        --
        コンタミは発見の母
        親コメント
        • 確かに,CPUのクロックが上がっていく速度に,メモリの速度アップがついていっていないので,実行リソースの利用率が下がっていっていますね.しかし,SMTには,キャッシュミスで停止したスレッド以外のスレッドで,実行リソースを使うという面があります.

          個人的見解ですが,Pentium4の HTで問題になるのは,PEとキャッシュ間の実効帯域幅の低下よりも,キャッシュのヒット率の低下だと思います.Pentium4では,はじめから HTの実装がなされていたという疑惑があり,もしそうであれば,最初からキャッシュの実行帯域幅の低下については,何らかの対策がなされていると思うからです.

          また,Pentium4で L1キャッシュがあのような構造になっているのは,ストール時のレイテンシを下げるという目的と,命令キャッシュの実効帯域幅の向上という目的があると思います.そのことで,PEと命令キャッシュ間の実効帯域幅の低下については,対策がなされているのではないでしょうか.

          そういう前提で考えると,Pentium4の HTでは,これから製造プロセスの微細化に伴ってキャッシュの容量を増やし,残るキャッシュのヒット率の問題をクリアしていくというのが,Intelの読みかも知れませんね.

          親コメント

身近な人の偉大さは半減する -- あるアレゲ人

処理中...