アカウント名:
パスワード:
ん～。普通に考えればボードは含まれまいがCPUってチップの設計を『GPL』で公開したわけだからチト、状況が『特殊』かな？って（苦笑）。VHDLとかVerilogで出してそれがGPLなら、ボードのガーバーデータやネットリストも同じ扱いにされてしまうんじゃ
自分が想定したのは論理設計をパクったchipで、『not FPGA』です、安価なNICの代表格のカニさんのように大量にSPARCを作って安く売るビジネスモデル、自分で物理設計をこなして量産効果で激安販売って感じだとchipのみが汚染される『ダケ』では実現できないわけではないと感じたんで…
SUNはそういうケースを想定してるのかなぁ
より多くのコメントがこの議論にあるかもしれませんが、JavaScriptが有効ではない環境を使用している場合、クラシックなコメントシステム(D1)に設定を変更する必要があります。
アレゲはアレゲを呼ぶ -- ある傍観者
どこまでGPLが影響するのだろうか… (スコア:3, 興味深い)
Re:どこまでGPLが影響するのだろうか… (スコア:1, 興味深い)
最小限に解釈すれば、FPGA内の他の部分はGPLに汚染されない。
最大限に拡大解釈したとして、１つのFPGAの中に入っているソースまでの汚染。
それに、特許でガチガチだし、まっとうな企業はみんなGPLなんて危ないもの使いたがらない。
よって、これを製品化なんてする会社は出てこないでしょう。
しかし、OpenSPARCの内部を公開して、研究機関やサードパーティに興味を持ってもらったり、第三者がSPARCを使ったシステムの動作検証をしやすくなったり、という効果はあるでしょう。
回路は巨大だそ
Re:どこまでGPLが影響するのだろうか… (スコア:1)
ん～。普通に考えればボードは含まれまいがCPUってチップの設計を『GPL』で公開したわけだからチト、状況が『特殊』かな？って（苦笑）。VHDLとかVerilogで出してそれがGPLなら、ボードのガーバーデータやネットリストも同じ扱いにされてしまうんじゃ
自分が想定したのは論理設計をパクったchipで、『not FPGA』です、安価なNICの代表格のカニさんのように大量にSPARCを作って安く売るビジネスモデル、自分で物理設計をこなして量産効果で激安販売って感じだとchipのみが汚染される『ダケ』では実現できないわけではないと感じたんで…
SUNはそういうケースを想定してるのかなぁ
Re:どこまでGPLが影響するのだろうか… (スコア:0)
ならない。そもそも、リンクとか同一メモリで動作するプロセスとか、そういうGPL汚染の条件があてはまりません。最悪のケースで考えても、論理合成の段階で一緒にコンパイルされるFPGA内のネットリストまででしょう。
それ以外の部分、つまり基板の設計はFPGAとは全く別に行われるので、リンクとか同一メモリのプロセスと解釈するのは無理があります。
>自分が想定したのは論理設計をパクったchipで、『not FPGA』です
動作するだろうとは思われますが、確実に動作保証ができているバグ無しソースかどうかはわからないし、GPLだし、SUNの特許も関わっているでしょう。
何億円もかけてASICを作ろうとするのはリスクが大きすぎます。
しめたとばかりに拾ったソースで、特許やGPLが原因で汚染問題でもおきようものなら、責任者の首が３人分くらい飛びます。
普通の会社は君子危うきに近寄らず、でしょう。
普通じゃない会社がASIC化しても、そんな怖いものは使おうとするところはないでしょう。SPARCを使う機器は高級品ですから、SUNから純正チップ買った方がはるかにリスクが少なくなります。
SUNのサーバを分解してみるとわかりますが、その周辺のメモリとかチップセットとか、I/Oとか・・の設計が大変なんですよ。CPUのチップ自体が多少安くても、GPLや特許という潜在的な問題を抱えた無保証なものを使いたがるでしょうか。
また、FPGAに入れると数100万ゲートクラスのものが必要ということなので、それを組み込んだ製品というのが目的ではないでしょう。こういったIPコアは、FPGAの中に入れて研究するのがベストな使い方ではないでしょうか。
Re:どこまでGPLが影響するのだろうか… (スコア:1)