アカウント名:
パスワード:
IA64にどうやって HT(Hyper Threading)を付け足すのか興味がある.
Pentium4は,スーパースケーラのアーキテクチャを取っているので,実行時に使用されるリソースが動的に決定される.だから,Pentium4に HTを実装ときに,アーキテクチャとの親和性が高いのはわかる.
IA64は VLIWのアーキテクチャだから,実行前にリソースの割り当てが決定されている.1つの命令ユニットにパックされたいくつかのopは,かならず同時に実行するはず.そういう前提で HTを実装すると,各リソースごとではなく,命令ユニットごとのスケジューリングにならないだろ
より多くのコメントがこの議論にあるかもしれませんが、JavaScriptが有効ではない環境を使用している場合、クラシックなコメントシステム(D1)に設定を変更する必要があります。
長期的な見通しやビジョンはあえて持たないようにしてる -- Linus Torvalds
CPUの未来 (スコア:3, 興味深い)
IA64にどうやって HT(Hyper Threading)を付け足すのか興味がある.
Pentium4は,スーパースケーラのアーキテクチャを取っているので,実行時に使用されるリソースが動的に決定される.だから,Pentium4に HTを実装ときに,アーキテクチャとの親和性が高いのはわかる.
IA64は VLIWのアーキテクチャだから,実行前にリソースの割り当てが決定されている.1つの命令ユニットにパックされたいくつかのopは,かならず同時に実行するはず.そういう前提で HTを実装すると,各リソースごとではなく,命令ユニットごとのスケジューリングにならないだろ
Re:CPUの未来 (スコア:1)
>違う.こうすることで,コストパフォーマンスがかなり上がるはず
>だ.
2つなら1,4~1.9倍に,4つなら3倍程度にダイサイズ?(シリコン
チップの大きさ)が大きくなると思いますが.そうなると,
ウェハーあたりの製品数が減る
歩留まりが悪くなる
の2点からコストパフォーマンスが『かなり』
Re:CPUの未来 (スコア:1)
プロセスルールが進み集積度が上がっても
性能向上のためロジックを投入すべき有効な
マイクロアーキテクチャがもう他に見あたらない
(増えるトランジスタの使い途が他にない) ので、
あとはワンチップSMPぐらいかな?という経緯だったはず。
Re:CPUの未来 (スコア:1)
簡単にできそうです。
但し、端子スペースと発熱問題がネック。