パスワードを忘れた? アカウント作成
この議論は賞味期限が切れたので、アーカイブ化されています。 新たにコメントを付けることはできません。

Intelが45nmプロセスのCPUを試作、high-kゲート絶縁膜を採用」記事へのコメント

  • 「high-k」が何の略かと思って検索してみたら「高-比誘電率」と分かったが、なぜ「比誘電率」が「k」なのかは不明だ。
    だれも知らずに使ってるみたいだなー。
    --
    the.ACount
    • 「k」については、他のコメントを見てもらうとして、「high-k」についてもぶら下げてみる。
      色々端折ってるので、正確な解説ではないですが、なぜhigh-k(高誘電率)がいいのか簡単に説明すると・・

      トランジスタのゲートの部分はコンデンサになっているのですが、単位面積当たりの容量値が大きいほど駆動能力が上がり、
      回路が速く動作できるようになります。
      コンデンサの容量を増やすには、電極の間隔を狭くするか、間に挟む誘電体の誘電率を高くする必要があります。
      これまでのプロセスの微細化では、前者の電極の間隔を狭くする方法を取ってきました。
      しかし、あまりに間隔を小さくしすぎたため、最近のプロセスでは原子数個分の間隔しかなく、
      トンネル効果によってリーク電流が発生し、問題になってきました。
      トンネル効果による電流は、間隔を半分にすると電流が一桁増えるため、これ以上間隔を小さくするわけにはいきません。

      そこで、容量を増やすもう一方の方法、誘電率を高くしようというのが「high-k」です。
      現在開発されているhigh-kの材料は、過去の材料の3倍から5倍程度の誘電率があります。

      誘電率3倍の材料を使って電極の間隔を3倍にすると、コンデンサの容量値は変わりません。
      つまり、性能はそのままで、リーク電流のみを1/10以下にできます。
      逆に、誘電率3倍の材料を使って電極の間隔をそのままにすると、
      リーク電流は多いままですが回路が速く動作できるようになるはずです。

      適当に探してると、Intel自身の解説 [intel.co.jp]がありました。こちらも参考になるかもしれません。
      親コメント

犯人はmoriwaka -- Anonymous Coward

処理中...