パスワードを忘れた? アカウント作成
この議論は賞味期限が切れたので、アーカイブ化されています。 新たにコメントを付けることはできません。

AMD、デスクトップ向けプロセッサ7製品を発表」記事へのコメント

  • by Anonymous Coward

    > 6コアの中間モデルとなるPhenom II X6 1075T(3.0GHz)は...

    中間モデルとあるように、下位モデルである Phenom II X6 1055T(2.8GHz)は
    今年の4月27日から販売されています。

    また、Core i7-970 は動作クロックが3.2GHzであったり、
    ハイパースレッディングの効果で同時12スレッド処理が行えたりします。

    AMDの6コアCPUがIntelの6コアCPUに比べて安いのは確かですが、
    「コア数が同じなだけで類似スペックでは無い」ということは
    間違いないことです。

    ですので、今のタイミングで価格差がどうこうってのはどうもモヤモヤします。

    # 6コアをちゃんと使ってくれるアプリケーションばかりなら
    # また違うかもしれませんが…。
    # 自宅では95W版の1055Tを使ってるID

    • ID ?? それはともかく、消費電力は気になります。 感覚的に100Wを超えると使いづらい。私のi7-960の水冷はなんとか今年の夏を乗り越えましたが これがAMDのTDP125Wクラスだとはたしてどうだったか。経験的に同じTDPだとIntelのほうが 温度が低いように思います。AMDのほうが使用歴が長いので複雑ですが。
      • Re: (スコア:1, 参考になる)

        by Anonymous Coward
        AMDの消費電力が大きいのは伝統ですね。

        かつてAMD信者は、
        AMDのTDPは定格電圧×最大電流の値そのものだが、
        IntelのTDPは定格電圧×最大電流よりも小さな値を表示しているのでインチキだ
        と主張していました。

        しかし実際は、
        AMDのCPUは負荷によらず定格電圧で動作するが、
        IntelのCPUは定格電圧よりも低い電圧で動作し、なおかつ、電流が増大するにつれて電圧が下がった
        つまり、IntelのTDP表示は正しかったのです。

        また、AMDの値は実測値に近く、Intelの値はマージンが多めでした。
        • Re: (スコア:3, 参考になる)

          IntelのCPUはバルクウェハを使用しているため、リーク電力を抑えるには電圧下げる、休んでる部分は電源供給カットする(パワーゲート)等をする必要があったため、急速に省電力技術が進歩した。

          一方AMDのCPUはSOIウェハを使用しているため、リーク電流はそもそも少ない。
          なので省電力技術はあまり進歩していない。必要が無い上に、ステッピング変更で低消費電力にしていくってのが伝統だからね。

          初物はいつも消費電力高いです。
          製品のフェードアウト寸前が一番低消費電力になりますw
          そして、次世代の製品でちょっと消費電力が上がり、フェードアウト寸前で一番低消費電力になるというルー

          • by Anonymous Coward on 2010年09月25日 18時54分 (#1830278)
            K7 vs Pentium4 の時代の話なんですよ。

            SOIになったK8以降では省電力機能が不要だとしても、その前のK7では必要でしたよ。
            K7の省電力機能は不完全※でBIOSでdisableされていましたので、常にTDPを食い続ける爆熱っぷりでした。

            ※省電力機能をenableすると、PCIバスマスタによるメモリアクセス時のキャッシュ・スヌープに時間がかかりすぎて、たとえばサウンド再生にブチブチとノイズが入ったりする。
            親コメント
            • by Anonymous Coward

              こっちはAMDびいきだから感じるのかもしれないけど
              > AMDの消費電力が大きいのは伝統ですね。
              と今も続いているように書いて後からK7までのことってするのはずるいね。

              省電力機能もK8でSOIになったから不要、ではなくCool'n'Quietと銘打ったりして強化しています。

              # 他もそんなだったかなぁ? と思うけど詳しく説明できないのでやめておこう

              • by Anonymous Coward
                AMDの省電力機能はK8になってからも怪しくて、
                CPUコアとTSC(タイムスタンプカウンタ)のクロックが同一になっていて、
                CPUコアのクロック周波数を動的に変更するとTSCが狂うという問題がありましたね。

                そして少なくないベンチマークソフトがTSCを使っていたために、
                クロックが低い割りには性能が良いとするスコアが出るというインチキでしたね。
              • by Anonymous Coward
                > そして少なくないベンチマークソフトがTSCを使っていたために、
                > クロックが低い割りには性能が良いとするスコアが出るというインチキでしたね。

                Intelべったりのベンチマーク作成者がインチキをしたということですね、わかります。

                # 低いクロック周波数で所定の処理を完了させられるならいいじゃない。
              • by Anonymous Coward
                ちげーよ、AMDのCPUではベンチマークのスコアが狂ってたんだよ。

                たとえば、TSCのクロックが2GHz固定だとしよう。
                1秒間にTSCは2Gカウントアップするので、処理の所要時間(秒)はTSCのカウンタ値の差分を2Gで割れば求められる。
                2Gクロック必要な処理を、CPUコアのクロックを1GHz、2GHz、3GHzと変えて行えば、所要時間は2秒、1秒、2/3秒となる。

                しかし、TSCのクロックが固定ではなく、CPUコアのクロックと連動すると、大変だ。
                2Gクロック必要な処理を、CPUコアのクロックを1GHz、2GHz、3GHzと変えて行うと、実際の所要時間は2秒、1
              • by miyuri (33181) on 2010年09月26日 14時18分 (#1830490) 日記
                http://download.intel.com/jp/developer/jpdoc/ia32_arh_dev_man_vol3_i.pdf [intel.com]

                リセット後は、HLT 命令または外部STPCLK# ピンによってプロセッサが停止
                されても、このカウンタはプロセッサ・クロック・サイクルごとに値を1 ずつ増加す
                る。ただし、外部DPSLP# ピンのアサートによって、タイムスタンプ・カウンタが停
                止することがある。また、Intel SpeedStepR テクノロジの移行により、プロセッサの内
                部クロック周波数にしたがって、タイムスタンプ・カウンタの値が増加する周波数が
                変化することがある。

                ( ゚,_J゚)

                #TSC周りだと、Win32APIのQueryPerformanceCounter辺りがげふげふ。
                #K8だと、複数のcoreでTSCの値が違うっていうのが微妙に問題になっていた気がするする。

                親コメント
              • by Anonymous Coward
                TSCってリアルタイムクロックの代りになるという仕様なの?
              • by Anonymous Coward

                ならないと思いますね。
                歴史的に家庭用PCでCPUが2つ以上有り、片方だけ止まる事が無かったから表面化しなかっただけ。
                それこそ、途中でスタンバイとか掛けられたら時間としては狂うはずだし。
                Oracle DBのSEQUENCEが連番になるのを期待するぐらいの危うさかしら?
                (ロールバックすれば欠番するし、再起動でごっそり数値が飛ぶ事がある)

                実行中に別のCPUに移動されたら狂うアセンブラ命令を使ってるのにCPUの割り当てを固定してない [microsoft.com]時点で想像力不足でした。

              • by Anonymous Coward
                それは主にノートPC向けの話ね。
                やっぱりTSCのクロックが変動するのは良くないということで、Intelは途中からFSBのクロックをカウントする仕様に変更してたと思う。

                AMDの場合、デスクトップPC向けのCPUでTSCが狂うから、困りものだったんですよ。
                オーバークロックあるいは省電力などの目的で、起動後にクロックを変更してベンチマークする人がたくさんいたので。

                100歩譲って、TSCのクロックが変動するのはいいが、WindowsのAMD専用HALでも作って、そこで吸収してほしかったなー。
              • by Anonymous Coward

                で? AMDのそれは今もなの? んなわきゃーない。
                http://en.wikipedia.org/wiki/Time_Stamp_Counter#Implementation_in_vari... [wikipedia.org]
                http://sometime.minidns.net/windows/multicoreprocessor_and_tsc.html [minidns.net]
                確かにPhenomからと遅いけど、AMDはWindows向けにユーティリティ提供している(た?) みたいね。
                affinityの設定で対処できるからIntelでもユーティリティが使えないAMDでも問題ないけど。

                この一連のポストはどちらも片方の事象を隠してもう片方をひいきした論調。
                別人であろうともポ

              • by Anonymous Coward
                > AMDはWindows向けにユーティリティ提供している(た?) みたいね。

                Win32APIのQueryPerformanceCounter/Frequenctyで使うタイマーを、
                CPUの狂ってるTSCではなく、チップセットの持つタイマーに変更するって話ね。
                具体的には、boot.iniに/USEPMTIMERスイッチを付ける。

                ついでにチップセットのタイマーを参照するので、スレッドのアフィニティとか関係なくなる。

ソースを見ろ -- ある4桁UID

処理中...