アカウント名:
パスワード:
動作周波数を上げることも可能です。
FPGAは回路の組み方・内部レイアウトで動作周波数の上限が変わります。もちろん外部から固定のクロックをぶち込んでいる回路構成では上がりませんがPLLやDLLを利用して可変にしておけば動作周波数を上げる事が可能な場合もあります。
具体的には入力I/F(ClockA)→FIFO→内部回路(ClockB)→FIFO→出力I/F(ClockC)という構成を取り、そのうちClockBを内部PLL/DLLからのクロックを利用します。こうすることでClockAやClockCに影響なく内部動作を早めることが可能となります。場合によってはFIFOの容量を変更する必要があることに注意。
実際にネットワークパケットの処理で一度この手を使った事があります。回路規模的に後から追加可能な変更だけどレイテンシが規格をわずかにオーバーするような時に内部クロック(上の例だとClockB)をちょっと早めて対処した例です。
より多くのコメントがこの議論にあるかもしれませんが、JavaScriptが有効ではない環境を使用している場合、クラシックなコメントシステム(D1)に設定を変更する必要があります。
にわかな奴ほど語りたがる -- あるハッカー
ハードウェアのアップデート? (スコア:0)
>「ソフトウェアをアップデートするかのようにハードウェアをアップデートできる」
>デバイスも登場するのではないか、と期待されているようだ。
まったくの門外漢なので、的外れなことを言うかもしれないですが。
それってハードウェアのアップデートって言うんですかね?
イメージ的にはファームウェアのアップデートでしょうか。
だって根本的な性能が上がるわけではないんでしょう?
動作周波数が上がるとか。
Re: (スコア:1, 興味深い)
動作周波数を上げることも可能です。
FPGAは回路の組み方・内部レイアウトで動作周波数の上限が変わります。
もちろん外部から固定のクロックをぶち込んでいる回路構成では上がりませんが
PLLやDLLを利用して可変にしておけば動作周波数を上げる事が可能な場合もあります。
具体的には入力I/F(ClockA)→FIFO→内部回路(ClockB)→FIFO→出力I/F(ClockC)
という構成を取り、そのうちClockBを内部PLL/DLLからのクロックを利用します。
こうすることでClockAやClockCに影響なく内部動作を早めることが可能となります。
場合によってはFIFOの容量を変更する必要があることに注意。
実際にネットワークパケットの処理で一度この手を使った事があります。
回路規模的に後から追加可能な変更だけどレイテンシが規格をわずかにオーバーする
ような時に内部クロック(上の例だとClockB)をちょっと早めて対処した例です。
Re: (スコア:0)
なるほど、周波数も変えられるんですね。
たしかに、CPUのオーバークロックとかできますしね。
みなさんの話を聞いていると、私が思っているほど
ハードウェアとソフトウェアの違いはハッキリしてない感じですね。
将来は、数値計算のためにエンドユーザーがハードウェアをプルグラムする
なんてことも一般的に行われるようになるんでしょうか。
でも、やっぱり思うんですよ。
プログラマブルに変更できるものがハードウェアっておかしくない?
ぜんぜん固くないじゃんって。私の頭が固いのか...
Re:ハードウェアのアップデート? (スコア:0)