アカウント名:
パスワード:
イメージセンサとかメモリとかはあまり人数要らない気がするんですが(門外漢の感想ですが。カスタム系とかが頭数いりそうだけど、今ってそんなに作ってるのかな。
メモリ設計で大変なのは、Physical designにマニュアルで描かなきゃいけない部分が相当量残っていること。この辺は自動配線やってるCADベンダーが「究極の目標」と言ってるくらい自動化できていない。#そのくせ評価が低いからなり手が少ない。
上のコメントにプラスモデ付けちゃだめだぞ。
メモリなんて、設計者が非常に少なくて済む分野です。メモリは簡単な回路・レイアウト構造を非常にたくさん搭載してるのが特徴です。素子単体にどれだけ手間をかけたところで、同じ素子を繰り返しでたくさん配置するだけなので全体の手間は小さい。コスト削減のために配線層数もものすごく少なく、複雑度が低いです。CADベンダーが出してる回路・レイアウトの最適化ツールとかでも、自動化できます(ただしメモリ分野に限る)ってのが結構あるぐらい。手間がかかるのはプロセス開発とか装置の歩留まり改善とかの、CAD以外の部分ですよ。
一方、イメージセンサは半分職人芸の世界です。画素部分の構造はセンサー毎に異なるので、周辺回路をそれに合わせて設計・レイアウトしなければならない。今のCMOSイメージセンサーはカラムADCという信号読み出し構造を採用していていますが、非常に細長い(数um*1000umといったような)ADCを数百~数千個搭載する必要があります。これは回路設計もレイアウトも相当に手間がかかるし、経験を求められます。
メタル配線はロジックの方が多層化してるけど、こっちは自動じゃないとむしろ配線が不可能な世界。その代わり、CADで配線や素子の物理設計データを見た事がない人が多かったりする。メモリはメタル配線は少ないけど、中・短距離のタングステン配線があるので、これが自動化を妨げてるんだよ。素子も配線も敷き詰めてコストを削らないといけないメモリは、ロジックのPhysical designとは別の世界なんだよ。メモリのコア回路なんて、トランジスタレベルから配置を考えて配線パスとポリゴンでマニュアルで配線してるぞ。3D NANDのワード線の配線を自動で引いて見せてくれよw
回路設計も、読み出しに微少な電位差や電流差を検出したり、多種多様な電源が必要だったりするメモリは、単純なデジタル回路の設計の知識じゃ無理だぞ。
誰も自動配置配線のロジックのことなんて引き合いに出してないのですが…CMOSイメージセンサーの大部分はアナログ回路ですよ。
>3D NANDのワード線これなんてもう、製造プロセス上直線以外引けなくなってますが?特にNANDよりDRAMは顕著で、1X世代以降だとセルフアラインプロセスの都合上、直線でかつ特定スロットにしか配線できません。自動で引くと言うよりアルゴリズムによる計算で書いています。
さすがにメモリを手作業でレイアウトするような非効率な会社は、2020年現在残っていないと思う。ブロック単位はアルゴリズムによる自動生成で、ブロック間配線も数万~数十万という配線数なので、こっちも別の自動配線(普通のP&R)です。ものすごーくニッチな用途のメモリでは手動も残ってるのかもしれないけど、まぁ例外ですね。
自己レスだけど、ちょうど良いSEM写真があった。3DNANDの断面構造のSEM写真が載ってます。https://thememoryguy.com/amazing-3d-nand-video/ [thememoryguy.com]https://thememoryguy.com/solving-3d-nands-staircase-problem/ [thememoryguy.com]
2個目はワード線の引き出しの様子が見えるけど、完全に直線かつ接続先も繰り返し構造なのが見て取れますね。歩留まり上げるためにも構造の均一性や対称構造が重要なので、手作業の余地はあまりない。
そうだよ。いかに日本で半導体設計をしている人数が少ないかってことだよ。90年前後の10分の1以下になったよ。
それぞれ何人?
だいたいは日本人では?
どうでしょう?イメージセンサってセンサ以外の純粋な半導体と違って電子的制約の他に光学的制約もついて回るので設計も評価も難しそうですが
大変そうです。https://www.imaging-resource.com/news/2018/07/17/pixels-for-geeks-a-pe... [imaging-resource.com]
ファンドにぐちゃぐちゃいわれよーと、半導体続けたソニーの正しさが証明された
パナも東芝もキヤノンも投資を怠ったわけじゃないだろうが、方向性や投資額などでSONYに及ばなかったのだろうな。高付加価値のイメージセンサー重視のSONYは上手く山当てた感じだね。カメラ自前で作ってるのも大きいか…。他社と異なり、センサーの進歩を見込んでカメラ設計できてるようだから。
東芝というかキオクシアはまだNANDフラッシュの世界で世界のトップメーカーの一角に残ってるので、もうちょっと高めに評価してあげて欲しい。
日本の会社でなければマイクロンやサンディスク(ウェスタンデジタル)の設計技術者が日本にたくさんいるぞ
マイクロンだと、日本で開発するのが一番優秀な技術者が集まるってことで、開発拠点を広島に集約する勢いですね。
設計レベルはカメラ製造各社やってるようですが、製造まで内製でやってるのはソニーとキヤノンのみになってるそうな。なので、一応キヤノンは独自のイメージセンサー持ってる。近年のキヤノンセンサーの変態技術はデュアルピクセルCMOSってのがある。全画素が像面位相差センサーになりまっせというやつ。とはいえ、センサーの変態度はソニーのほうが上だと思う。カメラからの性能要求と、センサーの進歩がカメラ性能の向上に直結するミラーレスカメラをメインとしているためか、カメラ側とセンサー側の性能向上がいい感じで回ってるように見える。
ソニーのセンサー事業の最大の功績は、やはり裏面照射CMOSの商品化じゃないかなー。あれでスマホカメラの性能が劇的に向上した。2010年くらいから、スマホカメラでも暗い屋内とか夜景とかが普通に撮れるようになったのは、裏面照射CMOSのおかげ。
キヤノンは今でこそ外販しているけど、以前は基本的に自社の製品向けにしか製造していなかったから、投資や研究・開発の方向性は単純に比較できないんじゃないかな。今のところ外販しているセンサーも監視カメラや産業用、天体観測用しかありませんしね。# 薄利多売のコンデジなんかはソニーのセンサー使ってますしね。
デュアルピクセルで変態とか今のモバイルのハイエンドの主流はクアッド(4画素)ですよ奥さん
それは、キヤノンのデュアルピクセルとは全然別物。クアッドの方は、感度とエセ解像度の両立のためだけで、測距の役には立たないが、キヤノンのデュアルピクセルは測距用。感度と解像度の役には立たない。
位相差AFというのは、ざっくり言えば「レンズの左端から見た場合と、右端から見た場合(もしくは上と下)を比べて三点測量する」というもの。で、像面位相差AFの場合、撮像素子の一部に「右側から来た光だけを受光する素子」や「左側から来た光だけを受光する素子」を配置して、その素子で測距を行う。測距用素子では普通の撮影受光ができないから、その部分の画素は周辺からの補完でごまかす。
それに対して、キヤノンは、各画素のマイクロレンズの下に「方向を分けた受光素子を2つセット」を全画素に配置しちゃったの。二つ足せば普通の撮影受光になるし、分けて信号処理すれば位相差測距ができる。全画素が撮影も測距もどちらもできるようになるって代物。ただし、この2素子の受光データを分けて解像度を上げることはできない。画素ごとのマイクロレンズの下にあるから、あくまで2素子で1画素。「画素に対して2倍のフォトダイオードが必要だなんてコストパフォーマンス悪い」のに「左右位相差専用で、上下の位相差測距ができない」とか、意気込みは買うけどツッコミ入れたくなるのが変態たるゆえん。
#位相差測距部分の補完がなくなる、というのはすごい惹かれるけど、上下位相差なしってのもどうかと思うので、「フォトダイオードを十字(龱の字)に4つ配置したクアッドピクセル」まで頑張れ、とか思ってしまう。
キヤノンはクアッドピクセル方式AFのイメージセンサーを以前から研究・開発はしていますよ。特開2019-041178 [inpit.go.jp]ただ、センサーからの情報量が多くなるので処理速度の問題とか、プロセッサーの発熱や消費電力なんかの問題は出てくるだろうし、カメラ自体のサイズ、価格、撮影可能枚数なんかの問題を考えると、キヤノンとしてはまだ製品化できるレベルではないとの判断じゃないんだろうか。もちろん、センサー自体の製造プロセスの問題もあるし、試作レベルはできても、量産レベルのプロセス開発もしないといけないですしね。
ソニーのIPX586も4画素ですよね。
全力投資を続けていたシャープさんのことを思い出しました。
当然、投資対象はTwitterですよね!?
かつてドワンゴはFPGAの人材を買いあさってましたが、今でも元気なんでしょうか。。
FPGAのハード自体を一から設計する人材なら半導体設計エンジニアだろうがFPGA上で論理回路設計とか合成とかしてる人達は半導体設計エンジニアにいれたくないなあ。いや別に入れても誰も困りはしないんだけどさ…
ハイエンド品を使う設計なら、半導体設計エンジニアに数えてもいいかも。というか、大規模ICの設計経験ある半導体設計エンジニアでないと、まともに使いこなせない。
長過ぎ、ただ阿部が嫌いって言いたいだけだろ。
不思議なのは文句言うばかりで、選挙に出ようって言い出す奴がいないこと。
より多くのコメントがこの議論にあるかもしれませんが、JavaScriptが有効ではない環境を使用している場合、クラシックなコメントシステム(D1)に設定を変更する必要があります。
私はプログラマです。1040 formに私の職業としてそう書いています -- Ken Thompson
今ってどのへんに設計需要があるんですかね? (スコア:0)
イメージセンサとかメモリとかはあまり人数要らない気がするんですが(門外漢の感想ですが。
カスタム系とかが頭数いりそうだけど、今ってそんなに作ってるのかな。
Re:今ってどのへんに設計需要があるんですかね? (スコア:1, 参考になる)
メモリ設計で大変なのは、Physical designにマニュアルで描かなきゃいけない部分が相当量残っていること。
この辺は自動配線やってるCADベンダーが「究極の目標」と言ってるくらい自動化できていない。
#そのくせ評価が低いからなり手が少ない。
Re:今ってどのへんに設計需要があるんですかね? (スコア:1, 興味深い)
上のコメントにプラスモデ付けちゃだめだぞ。
メモリなんて、設計者が非常に少なくて済む分野です。
メモリは簡単な回路・レイアウト構造を非常にたくさん搭載してるのが特徴です。
素子単体にどれだけ手間をかけたところで、同じ素子を繰り返しでたくさん配置するだけなので全体の手間は小さい。
コスト削減のために配線層数もものすごく少なく、複雑度が低いです。
CADベンダーが出してる回路・レイアウトの最適化ツールとかでも、自動化できます(ただしメモリ分野に限る)ってのが結構あるぐらい。
手間がかかるのはプロセス開発とか装置の歩留まり改善とかの、CAD以外の部分ですよ。
一方、イメージセンサは半分職人芸の世界です。
画素部分の構造はセンサー毎に異なるので、周辺回路をそれに合わせて設計・レイアウトしなければならない。
今のCMOSイメージセンサーはカラムADCという信号読み出し構造を採用していていますが、非常に細長い(数um*1000umといったような)ADCを数百~数千個搭載する必要があります。
これは回路設計もレイアウトも相当に手間がかかるし、経験を求められます。
Re:今ってどのへんに設計需要があるんですかね? (スコア:1)
メタル配線はロジックの方が多層化してるけど、こっちは自動じゃないとむしろ配線が不可能な世界。
その代わり、CADで配線や素子の物理設計データを見た事がない人が多かったりする。
メモリはメタル配線は少ないけど、中・短距離のタングステン配線があるので、これが自動化を妨げてるんだよ。
素子も配線も敷き詰めてコストを削らないといけないメモリは、ロジックのPhysical designとは別の世界なんだよ。
メモリのコア回路なんて、トランジスタレベルから配置を考えて配線パスとポリゴンでマニュアルで配線してるぞ。
3D NANDのワード線の配線を自動で引いて見せてくれよw
回路設計も、読み出しに微少な電位差や電流差を検出したり、多種多様な電源が必要だったりするメモリは、単純なデジタル回路の設計の知識じゃ無理だぞ。
Re:今ってどのへんに設計需要があるんですかね? (スコア:2, 興味深い)
誰も自動配置配線のロジックのことなんて引き合いに出してないのですが…
CMOSイメージセンサーの大部分はアナログ回路ですよ。
>3D NANDのワード線
これなんてもう、製造プロセス上直線以外引けなくなってますが?
特にNANDよりDRAMは顕著で、1X世代以降だとセルフアラインプロセスの都合上、直線でかつ特定スロットにしか配線できません。
自動で引くと言うよりアルゴリズムによる計算で書いています。
さすがにメモリを手作業でレイアウトするような非効率な会社は、2020年現在残っていないと思う。
ブロック単位はアルゴリズムによる自動生成で、ブロック間配線も数万~数十万という配線数なので、こっちも別の自動配線(普通のP&R)です。
ものすごーくニッチな用途のメモリでは手動も残ってるのかもしれないけど、まぁ例外ですね。
Re:今ってどのへんに設計需要があるんですかね? (スコア:2, 興味深い)
自己レスだけど、ちょうど良いSEM写真があった。
3DNANDの断面構造のSEM写真が載ってます。
https://thememoryguy.com/amazing-3d-nand-video/ [thememoryguy.com]
https://thememoryguy.com/solving-3d-nands-staircase-problem/ [thememoryguy.com]
2個目はワード線の引き出しの様子が見えるけど、完全に直線かつ接続先も繰り返し構造なのが見て取れますね。
歩留まり上げるためにも構造の均一性や対称構造が重要なので、手作業の余地はあまりない。
Re: (スコア:0)
そうだよ。いかに日本で半導体設計をしている人数が少ないかってことだよ。
90年前後の10分の1以下になったよ。
Re:今ってどのへんに設計需要があるんですかね? (スコア:1)
たまに日本の求人を見てるけど、求人自体あまりないですよね。
そして条件面を見ると散々たる状況でとても日本で働こうとは思えない。
Re: (スコア:0)
それぞれ何人?
Re:今ってどのへんに設計需要があるんですかね? (スコア:1)
だいたいは日本人では?
Re: (スコア:0)
どうでしょう?イメージセンサってセンサ以外の純粋な半導体と違って電子的制約の他に
光学的制約もついて回るので設計も評価も難しそうですが
Re:今ってどのへんに設計需要があるんですかね? (スコア:1)
大変そうです。
https://www.imaging-resource.com/news/2018/07/17/pixels-for-geeks-a-pe... [imaging-resource.com]
ほかの会社が投資を怠っただけ (スコア:0)
ファンドにぐちゃぐちゃいわれよーと、半導体続けたソニーの正しさが証明された
Re: (スコア:0)
パナも東芝もキヤノンも投資を怠ったわけじゃないだろうが、方向性や投資額などでSONYに及ばなかったのだろうな。
高付加価値のイメージセンサー重視のSONYは上手く山当てた感じだね。
カメラ自前で作ってるのも大きいか…。
他社と異なり、センサーの進歩を見込んでカメラ設計できてるようだから。
Re:ほかの会社が投資を怠っただけ (スコア:1)
東芝というかキオクシアはまだNANDフラッシュの世界で世界のトップメーカーの一角に残ってるので、もうちょっと高めに評価してあげて欲しい。
Re: (スコア:0)
日本の会社でなければマイクロンやサンディスク(ウェスタンデジタル)の設計技術者が日本にたくさんいるぞ
Re: (スコア:0)
マイクロンだと、日本で開発するのが一番優秀な技術者が集まるってことで、開発拠点を広島に集約する勢いですね。
Re:ほかの会社が投資を怠っただけ (スコア:1)
設計レベルはカメラ製造各社やってるようですが、製造まで内製でやってるのはソニーとキヤノンのみになってるそうな。
なので、一応キヤノンは独自のイメージセンサー持ってる。
近年のキヤノンセンサーの変態技術はデュアルピクセルCMOSってのがある。
全画素が像面位相差センサーになりまっせというやつ。
とはいえ、センサーの変態度はソニーのほうが上だと思う。
カメラからの性能要求と、センサーの進歩がカメラ性能の向上に直結するミラーレスカメラをメインとしているためか、カメラ側とセンサー側の性能向上がいい感じで回ってるように見える。
ソニーのセンサー事業の最大の功績は、やはり裏面照射CMOSの商品化じゃないかなー。
あれでスマホカメラの性能が劇的に向上した。
2010年くらいから、スマホカメラでも暗い屋内とか夜景とかが普通に撮れるようになったのは、裏面照射CMOSのおかげ。
よく「読めない」といわれるLiberdade
Re: (スコア:0)
キヤノンは今でこそ外販しているけど、以前は基本的に自社の製品向けにしか製造していなかったから、投資や研究・開発の方向性は単純に比較できないんじゃないかな。
今のところ外販しているセンサーも監視カメラや産業用、天体観測用しかありませんしね。
# 薄利多売のコンデジなんかはソニーのセンサー使ってますしね。
Re: (スコア:0)
デュアルピクセルで変態とか
今のモバイルのハイエンドの主流はクアッド(4画素)ですよ奥さん
Re:ほかの会社が投資を怠っただけ (スコア:2)
それは、キヤノンのデュアルピクセルとは全然別物。
クアッドの方は、感度とエセ解像度の両立のためだけで、測距の役には立たないが、
キヤノンのデュアルピクセルは測距用。感度と解像度の役には立たない。
位相差AFというのは、ざっくり言えば「レンズの左端から見た場合と、右端から見た場合(もしくは上と下)を比べて三点測量する」というもの。で、像面位相差AFの場合、撮像素子の一部に「右側から来た光だけを受光する素子」や「左側から来た光だけを受光する素子」を配置して、その素子で測距を行う。測距用素子では普通の撮影受光ができないから、その部分の画素は周辺からの補完でごまかす。
それに対して、キヤノンは、各画素のマイクロレンズの下に「方向を分けた受光素子を2つセット」を全画素に配置しちゃったの。二つ足せば普通の撮影受光になるし、分けて信号処理すれば位相差測距ができる。全画素が撮影も測距もどちらもできるようになるって代物。
ただし、この2素子の受光データを分けて解像度を上げることはできない。画素ごとのマイクロレンズの下にあるから、あくまで2素子で1画素。
「画素に対して2倍のフォトダイオードが必要だなんてコストパフォーマンス悪い」のに「左右位相差専用で、上下の位相差測距ができない」とか、意気込みは買うけどツッコミ入れたくなるのが変態たるゆえん。
#位相差測距部分の補完がなくなる、というのはすごい惹かれるけど、上下位相差なしってのもどうかと思うので、「フォトダイオードを十字(龱の字)に4つ配置したクアッドピクセル」まで頑張れ、とか思ってしまう。
Re:ほかの会社が投資を怠っただけ (スコア:1)
キヤノンはクアッドピクセル方式AFのイメージセンサーを以前から研究・開発はしていますよ。
特開2019-041178 [inpit.go.jp]
ただ、センサーからの情報量が多くなるので処理速度の問題とか、プロセッサーの発熱や消費電力なんかの問題は出てくるだろうし、カメラ自体のサイズ、価格、撮影可能枚数なんかの問題を考えると、キヤノンとしてはまだ製品化できるレベルではないとの判断じゃないんだろうか。もちろん、センサー自体の製造プロセスの問題もあるし、試作レベルはできても、量産レベルのプロセス開発もしないといけないですしね。
Re: (スコア:0)
デュアルピクセルで変態とか
今のモバイルのハイエンドの主流はクアッド(4画素)ですよ奥さん
ソニーのIPX586も4画素ですよね。
Re:ほかの会社が投資を怠っただけ (スコア:1)
Re: (スコア:0)
でっかい画素ピッチでダイナミックレンジ上げればいいだけなのに、わざわざ4分割してから画素混合で元の1画素に戻してるだけでしょ
カタログの画素数を4倍にできるってだけ・・・?
Re: (スコア:0)
全力投資を続けていたシャープさんのことを思い出しました。
Re: (スコア:0)
当然、投資対象はTwitterですよね!?
ドワンゴ (スコア:0)
かつてドワンゴはFPGAの人材を買いあさってましたが、今でも元気なんでしょうか。。
Re: (スコア:0)
FPGAのハード自体を一から設計する人材なら半導体設計エンジニアだろうが
FPGA上で論理回路設計とか合成とかしてる人達は半導体設計エンジニアに
いれたくないなあ。いや別に入れても誰も困りはしないんだけどさ…
Re: (スコア:0)
ハイエンド品を使う設計なら、半導体設計エンジニアに数えてもいいかも。
というか、大規模ICの設計経験ある半導体設計エンジニアでないと、まともに使いこなせない。
Re: (スコア:0)
長過ぎ、ただ阿部が嫌いって言いたいだけだろ。
不思議なのは文句言うばかりで、選挙に出ようって言い出す奴がいないこと。