パスワードを忘れた? アカウント作成
4203 story

FPGAよりすごい、動的再構成可能プロセッサ「DRP」 66

ストーリー by Oliver
これでAssimilationを覚えたら 部門より

torus曰く、"ちょっと古いですが、MYCOM PC WEB の記事によると、NECが1クロックで動的に回路の構成を変えられる「Dynamically Reconfigurable Processor(DRP)」というのを発表したそうです。これは、『処理を実行中でも動的に回路を再構成、つまり全く別の回路になれるという特徴を持つ』まさに七変化的マシン。『蘇るチューリング』で、著者の星野先生はFPGAに期待を寄せているというのを読んでいたので、この記事に反応してしまいました。新しい計算機の方向性として、動的再構成っていうのがこれからキーワードになるのだろうか。"

この議論は賞味期限が切れたので、アーカイブ化されています。 新たにコメントを付けることはできません。
  • by tawatawa (2276) on 2002年10月28日 9時41分 (#190659)
    私は仕事柄FPGAを使ってるんですが、そこで多々思うのはソフトとハードの境界って無くなってくるのかなと。

    考えてみて下さいよ。そもそもなんでソフトウェアなんて概念が出てきたかと言えば、ハードウェアの柔軟性がないから、それをソフトウェアで補おうって事な訳じゃないですが。

    それが今度はハードウェアに柔軟性が出てきたら、今のソフトウェアの概念って大分変わると思んですよね。

    例えば極端な話、今のコンピュータ・システムは複数のタスクで1CPUを共有してますが、これをハードウェアに置き換えれば複数のタスクがそれぞれ独立に動く真のマルチタスクなんてのもできる訳ですよね。

    ソフトウェアでえらい時間がかかる処理でも、FPGAでパイプライン処理させた時の驚異的な処理能力を知る身としては、そんなハードをソフトの境界が無いようなコンピューティングシステムを見てみたいものです。
    • by Joga (8113) on 2002年10月28日 13時11分 (#190742)
      > 例えば極端な話、今のコンピュータ・システムは複数のタスクで1CPUを共有してますが、
      > これをハードウェアに置き換えれば複数のタスクがそれぞれ独立に動く真のマルチタスクなんてのもできる訳ですよね。

      極端でもなんでもなくて、マルチプロセッサってそういうシステムだけど…
      もちろんCPUの数には限度があるから、同時に動くタスクは限られるけど。
      そうじゃなくて、ある意味プロセッサが無限になる、ということ?
      親コメント
    • 再構成したって、石が2つになるわけでなくて、結局1個なんだから意味なんじゃ?

      プログラマブルなサブプロセッサとして、マクロ命令で波形処理やる石になったり、
      3Dやるときにはベクトル計算やってくれたりというと、
      HWコストやら消費電力やらが下がる可能性とかはあるかなぁと思いますが。
      # ユニット使う時の初期化が1クロックというのは便利かもしれない。。
      --
      wild wild computing
      親コメント
      • >再構成したって、石が2つになるわけでなくて、結局1個なんだから意味なんじゃ?

        シリコンと電気を与えると自己増殖していったら、かっちょいいよなぁ、とか勝手に夢想してしまいました。

        増えるための素材を作ってくれる部分があれば……か?
        チップの製造工場をこいつに制御させると……w
        --

        本当かい♪本当かい♪
        親コメント
        • by krackmania (7864) on 2002年10月28日 20時49分 (#190933) 日記
          >シリコンと電気を与えると自己増殖していったら、かっちょいいよな>ぁ、とか勝手に夢想してしまいました
          タ-ミネ-タ2を思い浮かべてしまった罠

          最後の眼に写ってるのは6502の命令のだったのは内緒だ。
          親コメント
    • ソフトとハードの境界って無くなってくるのかなと。 -- tawatawa

      私も,なんかそう思いました。ソフト屋としての印象では「ソフトの概念が変わる」というより,ソフトウェアのパラダイムがハードに持ち込まれる。ということなのかも。

      要するにオブジェクト指向のハードウェア(略してOOH…… っていわないか。)

      特に,ハードがリクエストに応じて**動的に再構成される**デバイスを提供する。ってとこがオブジェクト指向っぽいなと。デバドラをハードにアタッチするのではなくて,デバドラがハードウェアデバイスを生成する。でもって,デバイスが,もっとミクロになる。かつ,クラス化されたり,抽象化されたり…… もちろん動的に生成されたりする。たとえば,

      TD out lowpath_filter(TD &in)
      {
        FFT foo; ← ハードを動的に生成して
        IFFT iee;

        return iee ≪ high_cut ≪ foo ≪ in; ← リターン後に消去
      }


      みたいな。

      いや。よ~わからんのだけど。
      --
      斜点是不是先進的先端的鉄道部長的…有信心
      親コメント
  • by sukehira (11808) on 2002年10月28日 14時06分 (#190762) 日記
    元記事には動的に回路を再構成ってな具合に書いてありますが,
    記事の後半を読んでいると,あらかじめストアした16個分の回路を
    内部の信号で切り換えることができるFPGAってなように見えます。
    せいぜい再構成するように見せかけるぐらいなんですかね?

    ちなみにanadigm [anadigm.com]ってところのFPAA(Field Programable Analog Array)
    ていうデジタル的に設定可能なアナログ素子なんてのもありまして,
    最近のはダイナミックに書き換えが可能だって言っています。
  • by Anonymous Coward on 2002年10月27日 20時32分 (#190474)
    今は廃れたプログラム技法を思い出すなぁ。
    理由は、デバッグが面倒臭い上に、今では下手するとかえって遅くなるからだったかな。(残滓はJITとして残っていると言えば残っているけど)
    ハードウエアでも、回路自体が状態遷移すると、デバッグ面倒臭そうだなぁ。
    • by gedo (7079) on 2002年10月28日 9時12分 (#190648) 日記
      今では下手するとかえって遅くなるからだったかな
      その通りです。インテルやAMDのソフト開発者向けマニュアルに書いてありました。
      最近のプロセッサでは、自己書き換えをやるとパイプラインストールや分岐予測ミスの原因になるので、却って遅くなるようです。
      親コメント
    • by densuke (113) on 2002年10月28日 10時25分 (#190669) 日記
      Vzエディタの文字列を使った擬似(なのか?)ポインタを思いだしてしまいました。
      あの本で256倍本にはまってしまった私...
      --
      -- やさいはけんこうにいちば〜ん!
      親コメント
    • CPUのアドレス空間がコードとデータで分離されているハーバードアーキテクチャだと本来はできないことですし, 最近のメモリ保護機構の付いたアーキテクチャだとSegmentation Violationになりますね.

      最初に組み込みCPU等でこの制限を見たときには不便だと思う反面, 暴走でプログラムがぐちゃぐちゃにならずに済むと安心もしました.

      親コメント
    • by Anonymous Coward
      CPUが6502で、48KBのメモリが御大臣といわれていた頃、
      駄目と言われつつも自己書き換えのコーディングを使ったと、
      師匠が言ってたのを思い出すなぁ。
  • by kenz1977 (6426) on 2002年10月27日 22時37分 (#190530) ホームページ
    プロセサ内部で回路かわってもチップの外(基板上の回路とか)
    とうまくやりとりできるんですかね。確かに検証は大変そうだ。
    ただでさえ大変な品証は地獄を見るでしょうね。同僚はいつも
    大変そうなのに。

    まあ、僕はこのままいくとカスタムな世界に住み続けそうなの
    で一個一個Trを並べつづけるでしょう。僕は本当に使い勝手の
    いい設計ツールが欲しいです。超高速SPICEとか。なんだこの
    layoutツールは!?なんて初めて触った時はびびりました。
    もう慣れたけど。ベンダーさんよろしく(オフトピック気味。。。)
    • by Anonymous Coward on 2002年10月27日 22時47分 (#190534)
      入出力が合っていれば問題ないのでは? FPGAやCPLDと一緒
      だと思うんだけど。

      いまどきFPGA設計はHDLかCでしょ。回路ベースで設計している
      人って大規模なFPGAなどでは使えないと思う。

      もしかしてアナログ屋さん?
      親コメント
      • その通りですね。勉強不足でした。なんか
        チップの機能全体が変わるような認識でした。

        ちなみに学生時代はアナログでしたが、今は
        某チップのカスタムマクロ設計です。HDLは見る
        程度のおつきあいです。
        親コメント
  • 伝統 (スコア:1, 参考になる)

    by Anonymous Coward on 2002年10月27日 23時24分 (#190551)
    NECは意外に独創的なものを出してくるメーカーです。
    画像処理用と銘打ってはいたもののほとんど汎用として使えるデーターフロープロセッサμPD7281 [ipsj.or.jp]なんてのもあったよ。
    • Re:伝統 (スコア:1, 参考になる)

      by Anonymous Coward on 2002年10月28日 8時38分 (#190645)
      NECは伝統や独創的と言うよりも,研究所で作ったものをそのまま製品として販売してしまったというのが多いですね.
      ImPP(uPD7281)はNMOSの電力大喰いだし,営業や技術サポート部隊も扱いに困っていて商業的には成功したとは言いかねる石でした. 今回のデバイスは市販されるとしても,大手特定顧客向けの専用品になるでしょうね.

      ところで動的再構成可能なFPGA(つまり再構成可能なプロセッサを組むことが出来るFPGA)は他のメーカーでもいろいろやっています. かなり前にAtmelが出していた動的再構成可能FPGAは評価ボードまで作って国内でも営業していたのですが....(時代が時代ですから性能的はNECのとは比較にはなりませんけども)
      親コメント
    • by Anonymous Coward
      けど後が続かないんだよな…
    • Re:伝統 (スコア:0, 参考になる)

      by Anonymous Coward
      ImPPの件をコメントしようと思ったら既にあった:-) あの時代にアレが存在した事自体が凄いと思った物です>NEC
  • by Anonymous Coward on 2002年10月28日 16時20分 (#190812)
    • スケーラビリティがないよ?
    • データの供給はどうすんの?
    というやはり昔から指摘されていた問題を、 プレスリリースを見るかぎりDRPやDAP/DNAが解決しているとは思えない。
  • by tmiura (6268) on 2002年10月28日 17時10分 (#190838) 日記

    とりあえず中身がわかりやすいところで、

    WASMII [keio.ac.jp]
    とか。ここは今回のDRLをテストベッドとして使ったりもしてますね。

  • by Anonymous Coward on 2002年10月27日 19時35分 (#190462)
    やっぱり「小人さん内蔵プロセッサ」が目標でしょうかね?

    #なぜかATOKで「小人さん」が変換できなかった…… (-_-;
  • by Anonymous Coward on 2002年10月27日 19時46分 (#190466)
    目的に応じて自動的に回路ができあがるって言うのなら、それはもう凄かったんだけどなぁ。
    • Re:ふーん。 (スコア:2, 興味深い)

      by h-suzuki (7157) on 2002年10月27日 20時34分 (#190475)
      EHW [u-tokyo.ac.jp]というものがあります。
      動的再構成可能なプロセッサに遺伝的アルゴリズムのアプローチを加えた感じですね。
      親コメント
      • by torus (9980) on 2002年10月27日 21時05分 (#190486) ホームページ 日記
        遺伝的アルゴリズムや遺伝的プログラミングと組み合わせると、 面白いことになりそうですよね。 ただ、GAって、 淘汰(というか、適応性の比較)のために、 たくさんの個体を一度に作らないといけないから、 ハードでそれをやろうとすると、 コスト的にまだ難しいそうだなぁ。

        あ、GAを使った回路設計はソフト的にやって、 それによって得られた回路をDRPで実装すればいいのか。 EHWもそういうものですね。

        --
        use Test::More 'no_plan';
        親コメント
        • by redbrick (4865) on 2002年10月27日 22時08分 (#190518) 日記
          #おふとぴです。

          GAって、遺伝的アルゴリズムの略ですか・・。

          半導体製品では、ゲートアレイと言うものがあって、G/AとかGAとか略すので、
          一瞬混乱しちまいました。
          #ASICなどのセミカスタムの半導体製品は、CBIC(セルベースIC、スタンダードセル)と
          #GA(ゲートアレイ)に大きく二分され、それらの性質を様々な配分で
          #引き継いでる派生品(EAとか)と、まったく別の思想のものが
          #その残りの部分なんですよ。

          --
          ---- redbrick
          親コメント
          • by Anonymous Coward
            >> GAって、遺伝的アルゴリズムの略ですか・・。

            たしかに日本語の中で「じーえー」という英略称で呼ぶのは一般的ですけど、表記としてはGenetic Algorithmsの略で「GAs」とsを付けて書くのが一般的(特に英文の場合はほぼ確実)な気がします。ゲートアレイと区別するためにs
      • 「適応シンセ」みたいな感じで並列計算機PACSで有名な星野力教授 [accsnet.ne.jp]も
        同じようなものを考案しておられたと思います。こちらはFPGAベースですが。
        親コメント
      • by Anonymous Coward
        Matrixやターミネーターの世界が近づいたって感じなのでしょうか?
  • by Anonymous Coward on 2002年10月28日 2時30分 (#190616)
    1970年代位から巡航ミサイルなんかに積まれてるよね。。。
typodupeerror

私は悩みをリストアップし始めたが、そのあまりの長さにいやけがさし、何も考えないことにした。-- Robert C. Pike

読み込み中...