XERE 曰く、
Microprocessor Forum 2003においてTransmetaがEfficeonを発表した。
ついにベールを脱いだTransmetaの秘密兵器Efficeon!(Impress)
Transmeta、Efficeonを国内で正式発表(Impress)
次のようなユニットを備えるらしい。(Impressより引用)
・11個の演算ユニット(ロード/ストア/32bit加算機×2、整数演算ALU×2、エリアス×1、制御×1、浮動小数点演算/MMX/SSE/SSE2演算×1、MMX/SSE/SSE2演算×1、分岐×1、実行×2)
・64の32bit整数演算レジスタ、64の80bit浮動小数点演算レジスタ、4つのプレディケートレジスタ ・128KBのL1命令キャッシュ(4ウェイセットアソシエイティブ、64byteライン)+64KBのL1データキャッシュ(8ウェイセットアソシエイティブ、32byteライン)
・1MBのL2キャッシュ(ECC機能あり、4ウェイセットアソシエイティブ
詳しい技術解説は後藤弘茂のWeekly海外ニュース:高効率CPUを目指すEfficeonのアーキテクチャ(Impress)を参照されたい。
同TDPのPentium M 900MHzとEfficeon 1.1GHzのベンチマークテストでは、整数演算性能差は最大2.7倍、浮動小数点演算での最大性能差は1.3倍に達するという。
TM8000シリーズ、開発コードAstroとして知られていたこのCPU。
たれこみ人としてはトランスメタのCPUは自作関連に出回ることが無いのが残念だ。
ほかにこのニュースではNVDIAがチップセットを提供すること(impress)などが話題だろうか。
無音マシン組みたいなぁ…。