インテルXeon Phi 発表、1枚で1TFLOPSを超えるメニーコア「50以上」予定

tomakomai 曰く、

ドイツで開催中の国際スーパーコンピューティング学会 ISC 2012 で、インテルがハイパフォーマンスコンピューティング(HPC)向け製品ファミリの新ブランド「Xeon Phi」を発表しました。インテル Xeon Phi は、多数のプロセッサコアを搭載し並列コンピューティングに最適化した「メニー・インテグレーテッド・コア」(MIC) アーキテクチャ製品のブランド名。

最初の Xeon Phi 製品は Ivy Bridgeと同じ22nm プロセス 3-D トライゲート トランジスタを採用し、一枚のPCIe 接続ボードに「50以上」のコアを載せたコプロセッサとして登場する予定。インテル Xeon との併用を前提として、1スロットで1テラFLOPSを超える倍精度浮動小数点演算性能を実現します。

インテルの MICプロセッサは、開発名の Knights Corner として昨年11月にも実シリコンのデモが公開されていました。今回の発表は、MICアーキテクチャ製品ファミリが Xeon のサブブランド Xeon Phi の名称になること、また最初の Xeon Phi コプロセッサの生産を2012年内に開始するとの内容です。

並列コンピューティングの分野ではいわゆるGPUコンピューティングや、GPUメーカーが一般のHPCタスク寄りに設計したアーキテクチャのプロセッサが注目されていますが、インテル Xeon Phi の売りは従来のIAアプリケーションやコードが「そのまま」使えること。

Xeon CPUと Xeon Phi コプロセッサボードの組み合わせと、インテルが提供するコンパイラやソフトウェア群により、従来のソフトウェアを活かしたまま、並列化が効く部分は Xeon Phi にオフロードして演算性能と電力効率を向上させるとうたいます。

Xeon Phi とHPC全般についてはリンク先の Technology@Intel 紹介記事で、インテルのかけ声「ペタスケールからエクサスケールへ」と Xeon Phi / MICアーキテクチャの関係は こちらのプレゼン資料 (PDF)が参考になります。

情報元へのリンク