パスワードを忘れた? アカウント作成
567127 journal

Qsの日記: VHDL

日記 by Qs
久しぶりにVHDLなコードを書いた。面倒くさい。これがverilogに変わったところで面倒なことは変わらない。文字だけじゃ回路構成を把握できん。作りながら考えるといった設計方法は全然だめだな。

最近は自社ツールでスケマチックでさっさと設計するんで特にそう感じてしまうな。

この議論は賞味期限が切れたので、アーカイブ化されています。 新たにコメントを付けることはできません。
typodupeerror

長期的な見通しやビジョンはあえて持たないようにしてる -- Linus Torvalds

読み込み中...