glassticの日記： Intelの14nmプロセスとBroadwell

まずは笠原氏の記事、Intelの14nmプロセスについて
http://pc.watch.impress.co.jp/docs/column/ubiq/20140812_661910.html

色々記事の表現はおかしいけど、スライドと数字は参考になる。
FinFETと従来のFETの構造の違いはあるけれど、わかりやすく従来のFET風に言うと、
22nmから14nmへの変更で、
Length（記事ではトランジスタゲート長）が90nmから78nmに縮小
Width（トランジスタフィン高さ）が34nmから42nmに拡大
ゲートピッチ（記事ではトランジスタフィン長）が60nmから42nmに縮小
M1ピッチ（記事ではインターコネクト間隔）が80nmから52nmに縮小

順当に縮小できていることだけでもすごいけど、Widthに相当するフィン高さを拡大しているのに驚いた。ピッチを縮小した上で、フィン高さを拡大してるので、フィン自体のアスペクト比が1.76倍にもなっている。22nmが第1世代だったから控えめだったんだろうか？
いずれにしても、同じW/L（駆動能力が大体同じ）ならば、フィンの数を0.7倍に減らすことができる。これまでのプレーナ型ではこういう改善はできなかった。正に3Dならでは。
他社のFinFETの第一世代はまだこれからだけど、これに対抗できるレベルの物を出せるんだろうか、心配になってくる。

次にBroadwell、こっちも笠原氏？
http://pc.watch.impress.co.jp/docs/news/20140812_661853.html

途中は飛ばして、パワーマネジメントの図。
DutyCycleThrottleとあるけど、これってもしや非同期設計を取り入れてるのか？
ブロック内では同期設計、ブロック間の振る舞いは非同期設計というのだと面白そう。

ついでに3DLとある、パワーインダクタ。
これまでは基板に内蔵だったけど、別基板になった。
どうせ別基板ならプリント基板使わなくても、と思ったけど、専用品を開発してくれるところが無かったのかな？ いずれCPUダイに統合する計画なので、いつまで採用してくれるか分からないしね。