gm300の日記: net list 修正
日記 by
gm300
clkgen の cts 用 buffer が間違っている。場所が間違っていたり、dont_touch になっていないので、合成途中に消えていたり。始めから buffer がない point もある。
divider と scan mode selector の間に buffer が入っているので気が付いた。power down 用の sw は FF でできている。gate に直した方がいいような気もするが自信がない。FF だと latency があったり、timing 解析の時に内部の timing arc を追えない tool があるような気がする。現状を見るとどうも timing arc は追えているようなので、そのままにしておく。main clock が CK に入って、power down 信号が DATA に入っているのですくなくても 1 clock 遅れる。もともとそう作っているならいいけど。制御信号は変な hold / setup 違反を起さないのだろうか。それとも puls width check が hold check に変換されるのだろうか。
divider と scan mode selector の間に buffer が入っているので気が付いた。power down 用の sw は FF でできている。gate に直した方がいいような気もするが自信がない。FF だと latency があったり、timing 解析の時に内部の timing arc を追えない tool があるような気がする。現状を見るとどうも timing arc は追えているようなので、そのままにしておく。main clock が CK に入って、power down 信号が DATA に入っているのですくなくても 1 clock 遅れる。もともとそう作っているならいいけど。制御信号は変な hold / setup 違反を起さないのだろうか。それとも puls width check が hold check に変換されるのだろうか。
net list 修正 More ログイン