パスワードを忘れた? アカウント作成
341273 journal

gm300の日記: 加算器 2

日記 by gm300
うーむ。これまでの常識が..

full adder, half adder. 1段目をhalf adderにして、2段目以降をfull adderにして多bit adderを作る。
ASICだと単純にfull adderをつないで32bitのadderを作ったりはしない。位上げの計算に時間がかかるからだ。
ところが、FPGAだとここは力技でそのまま繋げる。40nm世代製品だと、LUTの遅延は67psecでcarryを繋げていく部分の配線遅延は0.なんで、32bitで2.144nsec = 466MHz. まあ前後にいろいろつくからこうはいかないが、200MHzは堅い線だ。
この議論は、gm300 (14617)によって ログインユーザだけとして作成されたが、今となっては 新たにコメントを付けることはできません。
  • by Qs (1185) on 2011年07月02日 18時56分 (#1980837) 日記
    FPGAを使うようになってから、carry look aheadもcarry skip addrも、
    wallace treeもboothのアルゴリズムも、ちっとも自分で作ることが
    なくなってしまいました。困ったことに段々忘れつつあります。

    200MHz超えると配線遅延が支配的になって大変なのは3,4年前くらいから
    変わらない気がしてます。これからもあまり進歩しないんでしょうね、
    きっと。

    ところでgm300殿が最近FPGAの話されているってことは、AでもXでもない
    別のメーカーでしょうか。なんとなく聞いてみました。
typodupeerror

私はプログラマです。1040 formに私の職業としてそう書いています -- Ken Thompson

読み込み中...