「SL-C700はなぜ遅い？……XScaleに内包されたバグが原因か」記事へのコメント

CPUのエラッタって

[Anonymous Coward]

intel specification updateに全部書いてあると思いますが。
しかも、ステッピングごと・S-SPECごとに細かく。
チップセットでも同様。

たとえばi820チップセットは当初RIMM3スロットをサポートする予定でしたが、高負荷時にデータが壊れる事を理由に2スロットサポートに変更されました。
で、SDRAM-RDRAMプロトコル変換チップ(MTH)の方は同様の問題を解決する方法がなかったためリコールされました。

CPUのパフォーマンスなんてのは"as is"で提供されるもんであって、遅くてイヤなら使わなきゃいいんです。
「い

Re:CPUのエラッタって

[Anonymous Coward]

リンク先には"キャッシュアルゴリズムが LRU でなく、ラウンドロビンだ"
とありますが。WB/WT よりこっちのほうが影響大きいのでは?
i486DX4 は WB/WT 切替えてもそれほど大きな差はなかった気がする。
少なくとも狂喜する程じゃないような。
68k みたいなバスじゃあるまいし。(知らんけど)

Re:CPUのエラッタって

[Anonymous Coward]

LRUをちゃんとやろうとするとむちゃくちゃゲート数を喰うので
擬似LRUにしてみたり、いろいろ回避策を取ります。
少ないwayでちゃんとしたLRUと、多いwayでround-robinとで
性能とゲート数と電力消費のトレードオフでどうなるのかは
僕はよく知りませんが、単純な問題ではないでしょう。
「そういう設計になったのは何か理由がある」のです。

ところで、XScaleのキャッシュが32wayのround-robinって
TLBが32way fully-assoc.だということがゆがんで伝わってません？
ざっくり資料を見ただけでの印象なので詳細は分かりませんが。