アカウント名:
パスワード:
RISCとCISCのときも「RISCの優位は揺るがない」といわれていたのにもかかわらず,RISCが敗北していたように思うのですが
ベクトル型スーパーコンピュータの話題からは離れてしまいますが、現在純粋なCISCプロセッサというのも存在しないのでは?というかそもそもRISC/CISCの分類自体が意味のないものになってしまってます。
RISCプロセッサの特徴として一般によく挙げられるものに、
などいろいろのものがありますが、これらの特徴は一般にC
より多くのコメントがこの議論にあるかもしれませんが、JavaScriptが有効ではない環境を使用している場合、クラシックなコメントシステム(D1)に設定を変更する必要があります。
吾輩はリファレンスである。名前はまだ無い -- perlの中の人
RISCと同じ末路をたどるということは? (スコア:0)
RISCとCISCのときも「RISCの優位は揺るがない」といわれていたのにもかかわらず,RISCが敗北していたように思うのですが.
スパコンの場合,パソコンと違って価格よりも性能を重視するのかもしれませんから事情が違うのかもしれませんけど.
ただ,ス
RISCとCISC(おふとぴ) (スコア:3, 参考になる)
ベクトル型スーパーコンピュータの話題からは離れてしまいますが、現在純粋なCISCプロセッサというのも存在しないのでは?というかそもそもRISC/CISCの分類自体が意味のないものになってしまってます。
RISCプロセッサの特徴として一般によく挙げられるものに、
などいろいろのものがありますが、これらの特徴は一般にC
Re:RISCとCISC(おふとぴ) (スコア:1, 興味深い)
Re:RISCとCISC(おふとぴ) (スコア:0)
Pentium Pro以降はCISCの皮をかぶったRISCです (スコア:2, 参考になる)
【特別企画】特別研究シリーズ:Banias=Pentium Mはなぜ速いのか? [ascii24.com] より:
Pentium Pro以降のインテル製CPUは、8086に始まり80386で完成を見たIA-32アーキテクチャに基づく「x86」命令を、RISCプロセッサライクな単純命令、μop(マイクロオペレーション)に変換してから実行するしくみになっている。トレースキャッシュとは、x86命令をμopに変換(デコード)した「結果」を保存するという点で、従来の=x86命令をそのまま保存するキャッシュと異なる。
これによりPentium 4は、CPUにとってきわめてやっかいなx86命令の「デコード」作業をCPUコアから排除している。Pentium 4パイプラインは、すべてが「μopの実行のためのパイプライン」であり、言い換えれば「μopという、非x86命令を実行するRISCプロセッサ」である。そこに、x86命令をデコードするユニットが前座のようにくっついている。Pentium IIIまで、およびAthlonでは、x86命令のデコードはCPUコアにとっての一大作業であり、パイプラインの前半のかなりのステージを費やしていた。その意味で、そのコアはCISC-RISCハイブリッドと言うべきものだったが、Pentium 4のコアはもはやハイブリッドではない、より純粋なRISCコアと言える。
Re:Pentium Pro以降はCISCの皮をかぶったRISCです (スコア:0)
Re:Pentium Pro以降はCISCの皮をかぶったRISCです (スコア:0)
インテルの公式情報でもほぼ同様の解説なんだけど。 [intel.co.jp]
Re:Pentium Pro以降はCISCの皮をかぶったRISCです (スコア:1, 参考になる)
トレースキャッシュは(命令アドレスにかかわらず)分岐命令と分岐先の命令を同じキャッシュラインに載せるので分岐が成立する場合にはペナルティがないのが特徴。
デコード済みの命令をキャッシュするかどうかは別の話。
Re:Pentium Pro以降はCISCの皮をかぶったRISCです (スコア:0)