アカウント名:
パスワード:
この開発のキモは、事前に周到な設計を行って生産をした場合、生産時のバラ付きによって設計通りの性能が出ない場合がある（歩留まりがあがらない）orオーバースペックになってしまうので、調整可能なようにしておいて、製造後調整する事によって歩留まりを上げようという事のようです。 GAというのはあくまでも、その調整にGAを使うと大量の調整個所を素早く調整できるというだけみたい。
LSIではなく電子機器の製造一般の話で言えば、昔はバラ付きが必ずあるのでトリマとか付けて調整するのがあたりまえでした。 その後、製造コストを下げるために調整を最小限にして、一番のコスト要因である人手による調整を排除し（その分余裕のある設計にしておき）、製造コストを下げるという方向になって来ました。 最近ではトリマなどのハードウェアによる調整ではなく、パラメータ調整などソフト的な解決方法により、調整を行うのが多くなってきています。
この開発は、そのLSI版って所ですかね？ クロックが上がる事によって設計時点での余裕を取りにくくなってきたので、その代りにLSIでも生産後調整ができるようにして歩留まりを上げようと、そういう事でしょう。
電圧を下げて省電力云々という話は、電圧が低いほどバラ付きによる影響が出やすくなる＝歩留まりが下がるので、より効果的というだけですね。 タレ込みも勘違いしてるような気がしますが、これは「電力を下げるための開発ではありません」。 （電圧を下げる場合の障害を軽減する事にも有用ですが、この技術を用いれば電力が減る訳ではない）
しかし、この技術を用いる事による歩留まり向上と、この技術で使われる遅延回路（およびテスト用、設定用の回路）で増えるロジック（と、それに伴うチップ面積拡大）によって下がる歩留まり。どっちが大きいファクターになるんだろうか？
まぁ，電子機器でトリマコンデンサとかバリオームを排除するというのは，調整工数の問題だけではなく，信頼性向上という意味合いもあります． （調整工数というだけなら，トリマを自動的に回して調整点を追い詰めるという機器もあるようですし） これらの部品はどうしても振動や経年変化で調整点がずれてしまうものです． また，バリオームで摺動点が密閉されていないものの場合，耐塵性の問題とかも出てきます．
あと，GA のあたりは，おそらくは「研究者の趣味」なんじゃないかな，と思います． brute force 的に順列組み合わせで全部をチェックすると爆発するような問題を，実用的な時間内で実用的な（最適とは限らない）解を如何に導き出すか． この問題の解決に GA を利用しているようです． まぁ，おそらくここらは「GA」とあるところを「ニューラルネット」とか書き換えても同じことはできるのではないかな，と思います．
で，「順列組み合わせで爆発する」ような調整素子の数だから，きっと遅延回路の数も結構たくさんあるのではないかな，と思います． が，遅延回路自体はインバータの直列接続でも実現できるわけだし，ゲート規模としてはそれほど大きなものではないんじゃないかな，と思います．
で，「順列組み合わせで爆発する」ような調整素子の数だから，きっと遅延回路の数も結構たくさんあるのではないかな，と思います．が，遅延回路自体はインバータの直列接続でも実現できるわけだし，ゲート規模としてはそれほど大きなものではないんじゃないかな，と思います．
より多くのコメントがこの議論にあるかもしれませんが、JavaScriptが有効ではない環境を使用している場合、クラシックなコメントシステム(D1)に設定を変更する必要があります。
「毎々お世話になっております。仕様書を頂きたく。」「拝承」 -- ある会社の日常
GAを用いた設計の評価って? (スコア:0)
Re:GAを用いた設計の評価って? (スコア:4, 参考になる)
この開発のキモは、事前に周到な設計を行って生産をした場合、生産時のバラ付きによって設計通りの性能が出ない場合がある（歩留まりがあがらない）orオーバースペックになってしまうので、調整可能なようにしておいて、製造後調整する事によって歩留まりを上げようという事のようです。
GAというのはあくまでも、その調整にGAを使うと大量の調整個所を素早く調整できるというだけみたい。
LSIではなく電子機器の製造一般の話で言えば、昔はバラ付きが必ずあるのでトリマとか付けて調整するのがあたりまえでした。
その後、製造コストを下げるために調整を最小限にして、一番のコスト要因である人手による調整を排除し（その分余裕のある設計にしておき）、製造コストを下げるという方向になって来ました。
最近ではトリマなどのハードウェアによる調整ではなく、パラメータ調整などソフト的な解決方法により、調整を行うのが多くなってきています。
この開発は、そのLSI版って所ですかね？
クロックが上がる事によって設計時点での余裕を取りにくくなってきたので、その代りにLSIでも生産後調整ができるようにして歩留まりを上げようと、そういう事でしょう。
電圧を下げて省電力云々という話は、電圧が低いほどバラ付きによる影響が出やすくなる＝歩留まりが下がるので、より効果的というだけですね。
タレ込みも勘違いしてるような気がしますが、これは「電力を下げるための開発ではありません」。
（電圧を下げる場合の障害を軽減する事にも有用ですが、この技術を用いれば電力が減る訳ではない）
しかし、この技術を用いる事による歩留まり向上と、この技術で使われる遅延回路（およびテスト用、設定用の回路）で増えるロジック（と、それに伴うチップ面積拡大）によって下がる歩留まり。どっちが大きいファクターになるんだろうか？
Re:GAを用いた設計の評価って? (スコア:3, 参考になる)
まぁ，電子機器でトリマコンデンサとかバリオームを排除するというのは，調整工数の問題だけではなく，信頼性向上という意味合いもあります． （調整工数というだけなら，トリマを自動的に回して調整点を追い詰めるという機器もあるようですし） これらの部品はどうしても振動や経年変化で調整点がずれてしまうものです． また，バリオームで摺動点が密閉されていないものの場合，耐塵性の問題とかも出てきます．
あと，GA のあたりは，おそらくは「研究者の趣味」なんじゃないかな，と思います． brute force 的に順列組み合わせで全部をチェックすると爆発するような問題を，実用的な時間内で実用的な（最適とは限らない）解を如何に導き出すか． この問題の解決に GA を利用しているようです． まぁ，おそらくここらは「GA」とあるところを「ニューラルネット」とか書き換えても同じことはできるのではないかな，と思います．
で，「順列組み合わせで爆発する」ような調整素子の数だから，きっと遅延回路の数も結構たくさんあるのではないかな，と思います． が，遅延回路自体はインバータの直列接続でも実現できるわけだし，ゲート規模としてはそれほど大きなものではないんじゃないかな，と思います．
Re:GAを用いた設計の評価って? (スコア:1, 参考になる)
そういう遅延回路を入れる相手がレジスタ程度の回路規模ですから、無視できるほど小さくはないと思います。