「CPUにDRAMダイまで統合される時代に突入か」記事へのコメント

統合って言うから期待したんだけど

[Anonymous Coward]

同じpackageに入れるだけなのね．
一つのdieでlogic processとDRAM processを共存させるとかなら面白かったんだが．
残念．

Re:

[naruenosekai (13637)]

インテルは昔にL2キャッシュをDRAMで作ってチップに混載させていた時期がありましたよね。
今はロジックとL1とL2とL3までは1ダイで生成されてますけど、メモリの歩留まりの悪さがそのまま
CPUの歩留まりを悪くするので、コストを下げられないから安いチップには使えないハズです。
だからCore i7もL2容量増やしてきましたけど、来年出るCore i7の安価版は同じ構成にならないようですよ。

いまだと、Sharpや東芝がCPU+DRAM+FlashROMの別ダイを同じパッケージに入れた混載ワンチップマイコン出してますよね。

Re:

[glasstic (32934)]

キャッシュSRAMの部分は、不良があっても代替領域に切り替えられるようになってます。
なので、ほとんど歩留まりに影響してないと思いますよ。

Re:

[Anonymous Coward]

代替領域を常に確保しておかなければならない時点で歩留まりに影響している気がするんですがそう言う話じゃなくて？

Re:統合って言うから期待したんだけど

[Anonymous Coward]

別人ですが．

ロジック部分はモジュール毎に構成が違うので基本的に代替が効かないが，メモリは同形のモジュールが大量にあるだけなので，モジュールを多めに作ってやるだけで歩留りを大幅に改善出来る．もちろん面積は増えるけど，ロジック部分ほど歩留りを悪化させるわけではないので，「メモリの歩留まりの悪さがそのままCPUの歩留まりを悪くする」という表現は微妙．おそらく，歩留りのボトルネックはL1～L3キャッシュではない．

安いチップに大容量キャッシュを混載できない理由は，単純にコア面積が大きくなり過ぎるからだと思われる．

# メニーコア時代になれば，多少事情は変わるだろうけど。

Re:

[Anonymous Coward]

Cellでは既にPS3で欠陥コアを動かさないようにして歩留まりを改善してますね。