アカウント名:
パスワード:
タイトル見たときには、PC等に使うようなサイズのCPUを搭載って話かと思ったが違った。
＃10コアあっても基板やメモリがネックになって実用性能は大差ないと予想。＃スマホだし使い道考えたら、そんな並列処理能力に活躍の場もあるかどうか。
実際はbig.LITTLE的構成なのではと思ってSoC "Helio X20"をググってみたらやっぱりそうだした。
http://www.anandtech.com/show/9227/mediatek-helio-x20 [anandtech.com]
ハイパフォーマンス: Cortex-A72, 2コア, 2.5GHzバランス: Cortex-A53, 4コア, 2.0GHz省電力: Cortex-A53, 4コア, 1.4GHz
となっています。これだけ細かく分けることで、big.LITTLEより優れた省電力化とハイパフォーマンスの両立を狙うわけですね。全てのコアを同時に使うことはあまりなさそうです。
あんまり電源オフ状態のコアを増やすとリーク電流のほうが大きくなる気がする。あと同じコアを積むなら6コアでいい気もする。(まあセル数なんかが違うんでしょうけど)
電源オフにしたはずなのになぜか流れている電源がリーク電流なんでそうですね。
電源オフならリーク電流は流れんよ。スイッチングしてないだけで電圧はかかったまま、という状態なら流れるけど。
それで合ってます。big.LITTLEだとパワーゲーティングを行うはずなので、停止しているコアのリークはほぼ無視できます。それがbig.LITTLEの目的の一つですので。
同意。クロックゲーティングだと停止中のコアにも無視できないほどのリークが流れるが、パワーゲーティングをすると、リークは非常に小さくなると思う。モバイル用なら、さすがにパワーゲーティングをしていると思う。
バランス: Cortex-A53, 4コア, 2.0GHz省電力: Cortex-A53, 4コア, 1.4GHz
これがわからん。今どきのプロセッサって、負荷に合わせて駆動周波数変えるよな。このA53は固定周波数で使ってるってこと？
同じコア・同じテクノロジでも、上限の周波数が低くなれば、より低リークなセルを使って論理合成・物理設計できるようになります。場合によっては、高速版はタイミングエラーをなくすために、回路をクローニングしたりすることもあるでしょう。
そのため、同じ 1.4GHz で動かした場合でも、バランスの Cortex-A53 の方が消費電力が大きくなると思われます。
2.0GHzの方のコアって必要なんでしょうか? と思ってしまうのですが。1.4GHzの方を8個の方が製造は楽な気がすると思ったけど、A72も積んでるから別に良いのか。
何ということもなく定格クロックのことなのでは。
同じ設計で、同じプロセスルールを使って作られたコアなら、同じ周波数で駆動したら、同じ消費電力だろう。だから、「バランス: Cortex-A53, 4コア, 2.0GHz」を1.4GHzで駆動して、「省電力: Cortex-A53, 4コア, 1.4GHz」より消費電力が大きくなるなどということは無いはず。
セルの種類、ってのがあるんですよ。同じプロセスの同じ論理のセルでも、高速で動いて消費電力の大きいセルと、低速でしか動かない消費電力の小さいセルがあります。
配線の間隔以外にもいじれるところはいろいろあるらしい。
あれ？LinuxのbigLittleサポートは同一Core数のSMPのままでbig LITTLE間をスイッチするだけまでしかできないんではなかったのか。CPU数変化も入れられるようになった?
同一コア数の縛りがあったのは、CPU マイグレーション（In-kernel Switcher）と呼ばれるモデルまでですね。
MP（Global Task Scheduling）と呼ばれるモデルでは非対称構成が可能ですよ。big と LITTLE をペアにしてどちらか一方のコアだけ動かすのではなく、スケジューラがタスクを適切なコアに割り当てます。
mainline に入ってないだけで linaro版とかで製品に使えるくらいの安定度であるのかARM元気いいなぁ
2014年のARMのSoCの中核技術となる「big.LITTLE MP」 [impress.co.jp]...ARMが開発したbig.LITTLE MPは、アップストリームにはマージしない。ARM側から提供する独自のカーネルパッチセットという位置付けだ。しかし、big.LITTLE MPを開発したARMは、自社の顧客に対してはオープンにしている。
という話だから、チップセットメーカーのMediaTekはARMからMPのパッチを入手していて、端末メーカーに渡すベースとなるMediaTekチップセット用Androidのコードに組み込んでいるんだろう。
Qualcomが「芝刈り機のエンジンをたくさん束ねてどうする」と批判したような、イロモノプロセッサを想像していましたが、思ったよりマトモな構成のようですね〜。いわば、big.middle.little アーキテクチャ？
big.LITTLEを安定性を考えて同一アーキテクチャーで組んで、不足分のハイパフォーマンスをメディアプロセッサ的な奴で補完するってイメージに見える。
そういうQualcommには是非芝刈り機以上のCPUコアを開発していただきたいと思うのです
より多くのコメントがこの議論にあるかもしれませんが、JavaScriptが有効ではない環境を使用している場合、クラシックなコメントシステム(D1)に設定を変更する必要があります。
Stay hungry, Stay foolish. -- Steven Paul Jobs
ドデカホーンって覚えてる？ (スコア:3, おもしろおかしい)
タイトル見たときには、PC等に使うようなサイズのCPUを搭載って話かと思ったが違った。
＃10コアあっても基板やメモリがネックになって実用性能は大差ないと予想。
＃スマホだし使い道考えたら、そんな並列処理能力に活躍の場もあるかどうか。
ψアレゲな事を真面目にやることこそアレゲだと思う。
Re:ドデカホーンって覚えてる？ (スコア:4, 参考になる)
実際はbig.LITTLE的構成なのではと思ってSoC "Helio X20"をググってみたらやっぱりそうだした。
http://www.anandtech.com/show/9227/mediatek-helio-x20 [anandtech.com]
ハイパフォーマンス: Cortex-A72, 2コア, 2.5GHz
バランス: Cortex-A53, 4コア, 2.0GHz
省電力: Cortex-A53, 4コア, 1.4GHz
となっています。これだけ細かく分けることで、big.LITTLEより優れた省電力化とハイパフォーマンスの両立を狙うわけですね。
全てのコアを同時に使うことはあまりなさそうです。
Re: (スコア:0)
あんまり電源オフ状態のコアを増やすとリーク電流のほうが大きくなる気がする。
あと同じコアを積むなら6コアでいい気もする。(まあセル数なんかが違うんでしょうけど)
Re: (スコア:0)
Re:ドデカホーンって覚えてる？ (スコア:1)
電源オフにしたはずなのになぜか流れている電源がリーク電流なんでそうですね。
Re: (スコア:0)
電源オフならリーク電流は流れんよ。
スイッチングしてないだけで電圧はかかったまま、という状態なら流れるけど。
Re: (スコア:0)
それで合ってます。
big.LITTLEだとパワーゲーティングを行うはずなので、停止しているコアのリークはほぼ無視できます。
それがbig.LITTLEの目的の一つですので。
Re: (スコア:0)
同意。クロックゲーティングだと停止中のコアにも無視できないほどのリークが流れるが、パワーゲーティングをすると、リークは非常に小さくなると思う。
モバイル用なら、さすがにパワーゲーティングをしていると思う。
Re: (スコア:0)
バランス: Cortex-A53, 4コア, 2.0GHz
省電力: Cortex-A53, 4コア, 1.4GHz
これがわからん。今どきのプロセッサって、負荷に合わせて駆動周波数変えるよな。
このA53は固定周波数で使ってるってこと？
Re:ドデカホーンって覚えてる？ (スコア:2)
同じコア・同じテクノロジでも、上限の周波数が低くなれば、より低リークなセルを使って論理合成・物理設計できるようになります。
場合によっては、高速版はタイミングエラーをなくすために、回路をクローニングしたりすることもあるでしょう。
そのため、同じ 1.4GHz で動かした場合でも、バランスの Cortex-A53 の方が消費電力が大きくなると思われます。
Re: (スコア:0)
2.0GHzの方のコアって必要なんでしょうか? と思ってしまうのですが。
1.4GHzの方を8個の方が製造は楽な気がすると思ったけど、A72も積んでるから別に良いのか。
Re: (スコア:0)
何ということもなく定格クロックのことなのでは。
Re: (スコア:0)
同じ設計で、同じプロセスルールを使って作られたコアなら、同じ周波数で駆動したら、同じ消費電力だろう。
だから、「バランス: Cortex-A53, 4コア, 2.0GHz」を1.4GHzで駆動して、「省電力: Cortex-A53, 4コア, 1.4GHz」より
消費電力が大きくなるなどということは無いはず。
Re:ドデカホーンって覚えてる？ (スコア:1)
セルの種類、ってのがあるんですよ。同じプロセスの同じ論理のセルでも、高速で動いて消費電力の大きいセルと、低速でしか動かない消費電力の小さいセルがあります。
Re: (スコア:0)
配線の間隔以外にもいじれるところはいろいろあるらしい。
Re: (スコア:0)
あれ？LinuxのbigLittleサポートは同一Core数のSMPのままでbig LITTLE間をスイッチするだけまでしかできないんではなかったのか。
CPU数変化も入れられるようになった?
Re:ドデカホーンって覚えてる？ (スコア:1)
同一コア数の縛りがあったのは、CPU マイグレーション（In-kernel Switcher）と呼ばれるモデルまでですね。
MP（Global Task Scheduling）と呼ばれるモデルでは非対称構成が可能ですよ。
big と LITTLE をペアにしてどちらか一方のコアだけ動かすのではなく、スケジューラがタスクを適切なコアに割り当てます。
Re: (スコア:0)
mainline に入ってないだけで linaro版とかで製品に使えるくらいの安定度であるのか
ARM元気いいなぁ
Re: (スコア:0)
2014年のARMのSoCの中核技術となる「big.LITTLE MP」 [impress.co.jp]
...ARMが開発したbig.LITTLE MPは、アップストリームにはマージしない。
ARM側から提供する独自のカーネルパッチセットという位置付けだ。
しかし、big.LITTLE MPを開発したARMは、自社の顧客に対してはオープンにしている。
という話だから、チップセットメーカーのMediaTekはARMからMPのパッチを入手していて、
端末メーカーに渡すベースとなるMediaTekチップセット用Androidのコードに組み込んでいるんだろう。
big.middle.little アーキテクチャ？ (スコア:0)
Qualcomが「芝刈り機のエンジンをたくさん束ねてどうする」と批判したような、イロモノプロセッサを想像していましたが、
思ったよりマトモな構成のようですね〜。
いわば、big.middle.little アーキテクチャ？
Re:big.middle.little アーキテクチャ？ (スコア:1)
big.LITTLEを安定性を考えて同一アーキテクチャーで組んで、不足分のハイパフォーマンスをメディアプロセッサ的な奴で補完するってイメージに見える。
Re: (スコア:0)
そういうQualcommには是非芝刈り機以上のCPUコアを開発していただきたいと思うのです