アカウント名:
パスワード:
メモリーはECCをつけるなどで対策できそうだけど、FPGAだとどういう対策ができるんだろう。
ロジックがおかしくなるのを防止するには、定期的に Configuration しなおす。処理中のデータが化けるのを防ぐには、データに対してECCするのかな。
サーバ向けCPUやGPUだとかなり前から、ソフトエラー対策が入ってますよ。重要なレジスタを二重化したりしてる。そうしないと、数万CPU使うスパコン向けには使えないので、x86をスパコンに使い出した頃から対策が入ってて当時は学会でも発表されたました。既に確立した技術なので、今はあまり話題に上がりませんが。
もっと昔の大型機のロジックにはパリティが入っていました。パリティごと演算します。今は知らん。ECCじゃなくてパリティということは、実際にはおきないという判断です。
二重化はパリティと同じです。最近のはノードがダウンしてもシステムダウンにならないとか、そういう判断で二重化なのかな。
FPGAは昔から宇宙用・軍用のRadhard品が供給されているので、それを使えということなのでしょうRadhardタイプの無い高集積・最先端製品は対策お手上げということで.....＃FPGAのコンフィギュレーションだけを問題にするのなら旧Actelのアンチヒューズ・タイプがおすすめ
おっと、失礼。その前のコメントの人がサーバ向けCPUやGPUの話にしていたので。
しかし考えると、パリティつきロジックはFPGAのエラー検出手段としては有効だろう。ロジックが冗長なんだから。
ただし、パリティつきロジックは設計がめんどくさすぎるので、今どきならロジック自体を二重化、三重化すればいいんじゃないかな。FPGA自体を冗長にするとか、装置自体を冗長にしたほうがいいと思うけど。
宇宙向けでは放射線耐性が高いFPGA使うので大丈夫でしょう。SRAMを2重化したり、放射線耐性が高い不揮発メモリ使ってたりする。
地上で使うなら、そもそもFPGAで大規模な構成にしないから問題ないかと。上のコメントでもあるように、地上でソフトエラーが問題になるのはスパコンのように大規模な（使う数が数が多い）ときにエラー確率が上がってしまう場合だから。
FPGAを計測に使ってるのはFPGAがこの手の計測に使いやすいからであって、FPGAの対策が主目的では無いと思う。
三重冗長で多数決を取る回路を生成するのが鉄板では。ACTEL の FPGA とか。
パリティ等の矛盾する動きを検出するチェック回路入れて、チェッカ点灯したらアベンドorリトライ。リトライが難しい場合は3重化して多数決する場合もあり。FPGAってソフトエラーに弱いんですよね。
より多くのコメントがこの議論にあるかもしれませんが、JavaScriptが有効ではない環境を使用している場合、クラシックなコメントシステム(D1)に設定を変更する必要があります。
皆さんもソースを読むときに、行と行の間を読むような気持ちで見てほしい -- あるハッカー
対策方法 (スコア:1)
メモリーはECCをつけるなどで対策できそうだけど、
FPGAだとどういう対策ができるんだろう。
ロジックがおかしくなるのを防止するには、定期的に Configuration しなおす。
処理中のデータが化けるのを防ぐには、データに対してECCするのかな。
Re:対策方法 (スコア:3, 参考になる)
サーバ向けCPUやGPUだとかなり前から、ソフトエラー対策が入ってますよ。
重要なレジスタを二重化したりしてる。
そうしないと、数万CPU使うスパコン向けには使えないので、x86をスパコンに使い出した頃から対策が入ってて当時は学会でも発表されたました。
既に確立した技術なので、今はあまり話題に上がりませんが。
Re:対策方法 (スコア:1)
Re: (スコア:0)
もっと昔の大型機のロジックにはパリティが入っていました。パリティごと演算します。今は知らん。
ECCじゃなくてパリティということは、実際にはおきないという判断です。
二重化はパリティと同じです。最近のはノードがダウンしてもシステムダウンにならないとか、
そういう判断で二重化なのかな。
Re:対策方法 (スコア:1)
// 全ビットにパリティでも用意するか?
Re: (スコア:0)
FPGAは昔から宇宙用・軍用のRadhard品が供給されているので、それを使えということなのでしょう
Radhardタイプの無い高集積・最先端製品は対策お手上げということで.....
＃FPGAのコンフィギュレーションだけを問題にするのなら旧Actelのアンチヒューズ・タイプがおすすめ
Re: (スコア:0)
おっと、失礼。その前のコメントの人がサーバ向けCPUやGPUの話にしていたので。
Re: (スコア:0)
しかし考えると、パリティつきロジックはFPGAのエラー検出手段としては有効だろう。
ロジックが冗長なんだから。
ただし、パリティつきロジックは設計がめんどくさすぎるので、今どきならロジック自体を
二重化、三重化すればいいんじゃないかな。FPGA自体を冗長にするとか、装置自体を冗長に
したほうがいいと思うけど。
Re: (スコア:0)
宇宙向けでは放射線耐性が高いFPGA使うので大丈夫でしょう。
SRAMを2重化したり、放射線耐性が高い不揮発メモリ使ってたりする。
地上で使うなら、そもそもFPGAで大規模な構成にしないから問題ないかと。
上のコメントでもあるように、地上でソフトエラーが問題になるのはスパコンのように大規模な（使う数が数が多い）ときにエラー確率が上がってしまう場合だから。
FPGAを計測に使ってるのはFPGAがこの手の計測に使いやすいからであって、FPGAの対策が主目的では無いと思う。
Re: (スコア:0)
三重冗長で多数決を取る回路を生成するのが鉄板では。ACTEL の FPGA とか。
Re: (スコア:0)
パリティ等の矛盾する動きを検出するチェック回路入れて、チェッカ点灯したらアベンドorリトライ。
リトライが難しい場合は3重化して多数決する場合もあり。
FPGAってソフトエラーに弱いんですよね。