アカウント名:
パスワード:
より多くのコメントがこの議論にあるかもしれませんが、JavaScriptが有効ではない環境を使用している場合、クラシックなコメントシステム(D1)に設定を変更する必要があります。
人生unstable -- あるハッカー
今後のメインプロセッサの進化の方向（案） (スコア:0)
Re:今後のメインプロセッサの進化の方向（案） (スコア:1)
メモリのダイにALUやカウンタ、シーケンサなんか詰め込んで仕事をやらせる。
バンク間のシリアル通信チャネルとかもあると嬉しいかも。
今はメモリからデータを持ってきて、処理してまた戻すということをやっているからバスがボトルネックですよね。
CPUはメモリバンクに対してあれ
Re:今後のメインプロセッサの進化の方向（案） (スコア:0)
現在のバス構成では無理で、
クロスバーアーキテクチャー等を導入する必要が出てきて、
コスト的に見合わないのではないですかね?
Re:今後のメインプロセッサの進化の方向（案） (スコア:1)
> バンク間のシリアル通信チャネルとかもあると嬉しいかも。
なのですが、どうでしょう?
クロスバーも少ないチャネル数をオンチップでやるなら、最近のスイッチングHubのように安価にできるかもしれません。
Re:今後のメインプロセッサの進化の方向（案） (スコア:0)
ピン数の増加や、CPUの信頼性の確保の検証に、
コストが掛かりすぎると思います。
スイッチングハブは、イーサネットの通信がシリアルだからこそ、
手軽にスイッチを実現できるのではないでしょうか。
現在のメモリーの様に、多ビットのバスをスイッチしようとすると
スキューの問題やメモリそのものの物理的な配置や、
信号の反射などの問題でやっぱりコスト高だと思います。
なにせ、4層基板か、6層基板かでコストが問題になるくらいだから
スイッチング用のチッ
Re:今後のメインプロセッサの進化の方向（案） (スコア:1)
確かにクロスバーは難しそうな気がしてきました。
ただ、ちょっと誤解されているかも知れないので補足します。
私が想定していたのは完全なCPUを内臓するのではなく初期の2Dグラフィックアクセラレーションが実現していた程度のメモリ内で完結するオペレーションができるメモリです。(bit-blotとかbluk-shifterとか)
CPUは今まで通りの3GHzのCPUがGPUを使うようにインテリジェントメモリを操作するイメージです。
まあ、GPUもプログラマブルシェーダの時代なので、マクロコマンド が定義できるのも不可能ではないのではとは思いますが。
Re:今後のメインプロセッサの進化の方向（案） (スコア:0)
命令を発行してる間は、バスは塞がってしまいますし、
メモリに対してデーターを渡す必要がある場合には、
データーを渡す間もバスが専有されてしまいます。
(その間CPUの仕事は止まってしまう)
メモリ側の処理能力も問題になると思われます。
メモリ側の処理能力がCPUの処理能力を下回る様では、