アカウント名:
パスワード:
この開発のキモは、事前に周到な設計を行って生産をした場合、生産時のバラ付きによって設計通りの性能が出ない場合がある（歩留まりがあがらない）orオーバースペックになってしまうので、調整可能なようにしておいて、製造後調整する事によって歩留まりを上げようという事のようです。 GAというのはあくまでも、その調整にGAを使うと大量の調整個所を素早く調整できるというだけみたい。
LSIではなく電子機器の製造一般の話で言えば、昔はバラ付きが必ずあるのでトリマとか付けて調整するのがあたりまえでした。 その後、製造コストを下げるために調整を最小限にして、一番のコスト要因である人手による調整を排除し（その分余裕のある設計にしておき）、製造コストを下げるという方向になって来ました。 最近ではトリマなどのハードウェアによる調整ではなく、パラメータ調整などソフト的な解決方法により、調整を行うのが多くなってきています。
この開発は、そのLSI版って所ですかね？ クロックが上がる事によって設計時点での余裕を取りにくくなってきたので、その代りにLSIでも生産後調整ができるようにして歩留まりを上げようと、そういう事でしょう。
電圧を下げて省電力云々という話は、電圧が低いほどバラ付きによる影響が出やすくなる＝歩留まりが下がるので、より効果的というだけですね。 タレ込みも勘違いしてるような気がしますが、これは「電力を下げるための開発ではありません」。 （電圧を下げる場合の障害を軽減する事にも有用ですが、この技術を用いれば電力が減る訳ではない）
しかし、この技術を用いる事による歩留まり向上と、この技術で使われる遅延回路（およびテスト用、設定用の回路）で増えるロジック（と、それに伴うチップ面積拡大）によって下がる歩留まり。どっちが大きいファクターになるんだろうか？
まぁ，電子機器でトリマコンデンサとかバリオームを排除するというのは，調整工数の問題だけではなく，信頼性向上という意味合いもあります． （調整工数というだけなら，トリマを自動的に回して調整点を追い詰めるという機器もあるようですし） これらの部品はどうしても振動や経年変化で調整点がずれてしまうものです． また，バリオームで摺動点が密閉されていないものの場合，耐塵性の問題とかも出てきます．
あと，GA のあたりは，おそらくは「研究者の趣味」なんじゃないかな，と思います． brute force 的に順列組み合わせで全部をチェックすると爆発するような問題を，実用的な時間内で実用的な（最適とは限らない）解を如何に導き出すか． この問題の解決に GA を利用しているようです． まぁ，おそらくここらは「GA」とあるところを「ニューラルネット」とか書き換えても同じことはできるのではないかな，と思います．
で，「順列組み合わせで爆発する」ような調整素子の数だから，きっと遅延回路の数も結構たくさんあるのではないかな，と思います． が，遅延回路自体はインバータの直列接続でも実現できるわけだし，ゲート規模としてはそれほど大きなものではないんじゃないかな，と思います．
で，「順列組み合わせで爆発する」ような調整素子の数だから，きっと遅延回路の数も結構たくさんあるのではないかな，と思います．が，遅延回路自体はインバータの直列接続でも実現できるわけだし，ゲート規模としてはそれほど大きなものではないんじゃないかな，と思います．
設計というのは実物をモデル化して行うものですが、実際にできたものにはバラ付きが発生してモデル通りには動きません。 通常はバラ付きが出ても大丈夫なだけの余裕を持った設計をするか、不良品の山を築くかのどちらかです。 で、製造後に調整する事ができれば、その不良品の山の一部は良品として出荷できるじゃないかというのがこの技術でしょう。
ですから、これは設計技法ではありません。 （もちろん、これを使えるような設計はしなくてはいけませんが）
より多くのコメントがこの議論にあるかもしれませんが、JavaScriptが有効ではない環境を使用している場合、クラシックなコメントシステム(D1)に設定を変更する必要があります。
Stay hungry, Stay foolish. -- Steven Paul Jobs
GAを用いた設計の評価って? (スコア:0)
Re:GAを用いた設計の評価って? (スコア:4, 参考になる)
この開発のキモは、事前に周到な設計を行って生産をした場合、生産時のバラ付きによって設計通りの性能が出ない場合がある（歩留まりがあがらない）orオーバースペックになってしまうので、調整可能なようにしておいて、製造後調整する事によって歩留まりを上げようという事のようです。
GAというのはあくまでも、その調整にGAを使うと大量の調整個所を素早く調整できるというだけみたい。
LSIではなく電子機器の製造一般の話で言えば、昔はバラ付きが必ずあるのでトリマとか付けて調整するのがあたりまえでした。
その後、製造コストを下げるために調整を最小限にして、一番のコスト要因である人手による調整を排除し（その分余裕のある設計にしておき）、製造コストを下げるという方向になって来ました。
最近ではトリマなどのハードウェアによる調整ではなく、パラメータ調整などソフト的な解決方法により、調整を行うのが多くなってきています。
この開発は、そのLSI版って所ですかね？
クロックが上がる事によって設計時点での余裕を取りにくくなってきたので、その代りにLSIでも生産後調整ができるようにして歩留まりを上げようと、そういう事でしょう。
電圧を下げて省電力云々という話は、電圧が低いほどバラ付きによる影響が出やすくなる＝歩留まりが下がるので、より効果的というだけですね。
タレ込みも勘違いしてるような気がしますが、これは「電力を下げるための開発ではありません」。
（電圧を下げる場合の障害を軽減する事にも有用ですが、この技術を用いれば電力が減る訳ではない）
しかし、この技術を用いる事による歩留まり向上と、この技術で使われる遅延回路（およびテスト用、設定用の回路）で増えるロジック（と、それに伴うチップ面積拡大）によって下がる歩留まり。どっちが大きいファクターになるんだろうか？
Re:GAを用いた設計の評価って? (スコア:3, 参考になる)
まぁ，電子機器でトリマコンデンサとかバリオームを排除するというのは，調整工数の問題だけではなく，信頼性向上という意味合いもあります． （調整工数というだけなら，トリマを自動的に回して調整点を追い詰めるという機器もあるようですし） これらの部品はどうしても振動や経年変化で調整点がずれてしまうものです． また，バリオームで摺動点が密閉されていないものの場合，耐塵性の問題とかも出てきます．
あと，GA のあたりは，おそらくは「研究者の趣味」なんじゃないかな，と思います． brute force 的に順列組み合わせで全部をチェックすると爆発するような問題を，実用的な時間内で実用的な（最適とは限らない）解を如何に導き出すか． この問題の解決に GA を利用しているようです． まぁ，おそらくここらは「GA」とあるところを「ニューラルネット」とか書き換えても同じことはできるのではないかな，と思います．
で，「順列組み合わせで爆発する」ような調整素子の数だから，きっと遅延回路の数も結構たくさんあるのではないかな，と思います． が，遅延回路自体はインバータの直列接続でも実現できるわけだし，ゲート規模としてはそれほど大きなものではないんじゃないかな，と思います．
Re:GAを用いた設計の評価って? (スコア:1, 参考になる)
そういう遅延回路を入れる相手がレジスタ程度の回路規模ですから、無視できるほど小さくはないと思います。
Re:GAを用いた設計の評価って? (スコア:0)
なんか、クロックのタイミングをフリップフロップ（ＦＦ）ごとにずらしてタイミング調整するなんてすごく違和感があります。
まあ、ＦＦのクロ
Re:GAを用いた設計の評価って? (スコア:1, 興味深い)
> 部分的なセットアップ不足には効き目がありそうな気がしますが・・・。
まさにこれじゃないですか？
CTSでは遅延がでかいパスに全体がひきずられて、
高速化の足かせになってしまうような話は数年前からあります。
そのころにはCTSの途中にバッファ挿入したり配線調整したりして、
このような遅延調整したCTS(?)の生成を目指すベンチャーも出来てました。
＃ものになったという話は聞きませんが・・・
多分現在でも、高性能なチップの設計ではなんらかの調整を考えたり
実行したりしててるんじゃないですかね。
＃私はASIC屋なので、そんな調整してる暇はないですが。
> 製造後のチップで調整しようなんてコストが合わないような気がする・・・。
> （だいたい、どうやって測定するんだろう？)
この辺がこの研究のもう一つのキモなんでしょうね。
リンク先の真中から少し下を見ると、
テスターと連携してやるようです。
この辺の詳しいやり方を私も知りたい。
遅延調整素子調整用の配線を埋め込まなければならないとしたら、
配線性が悪化して製造期間増大→コスト増になる可能性が。
Re:GAを用いた設計の評価って? (スコア:2, 参考になる)
>CTSでは遅延がでかいパスに全体がひきずられて、
>高速化の足かせになってしまうような話は数年前からあります。
CTSと言うよりデータラインの問題では？
＃データライン側が遅れてタイミングが合わないのは、CTSのせいでしょうか？
＃・・・違いますよね？ ブロックの配置位置などの問題ではないですか？
あと、CTS側で高速対応が出来ない、ってのはCTSの構成の調整で
なんとかするしかない気がします。
＃論理合成側で遅いパスを高速部分から切り離すってのもアリ。
＃論理合成でなんとかなるんなら、製造後にいろいろいじる必要がなくて
＃コスト的に楽になるし。
>そのころにはCTSの途中にバッファ挿入したり配線調整したりして、
>このような遅延調整したCTS(?)の生成を目指すベンチャーも出来てました。
こっちは寡聞にして知らないのですが・・・、chipやテクノロジの
アーキテクチャ依存の部分が大きいので、ベンチャーは難しいでしょうね。
一応、大手メーカーは配置に関し、TDLだのPhysical Synthesisなどと、
CAD側での対策を考えているみたいですが、まだまだ十分なものとは言えない
みたいですね。
あとは、ちょっと発想を変えて、CTSは可変だけどその遅延が可変じゃ
なかったり、なんてアプローチもあったりしますね。
>多分現在でも、高性能なチップの設計ではなんらかの調整を考えたり
>実行したりしててるんじゃないですかね。
たぶん色々とノウハウはあるとは思います。
わたしも、GHzなんて到底無理だけど、一応少しはノウハウを持っては
いますけど、メシのタネなので、こんなところでは口に出せません。
＃まぁ、それにしても、クロックを局所的にいじるのは大胆な方策でしょう。
＃しかも製造後とは、周囲に与える影響がどのくらいになるか、コストが
＃どれだけ跳ね上がるか、きちんと試算しないとまずいでしょうね。
>遅延調整素子調整用の配線を埋め込まなければならないとしたら、
>配線性が悪化して製造期間増大→コスト増になる可能性が。
んー・・・ちょっと言葉が違うと思います。
「配線性が悪化して製造期間増大」→「配線性が悪化して設計期間増大」ですよね？
製造はマスク露光なのでどうせ1shotですから、製造期間の長さに
影響が出るようなヘンな回路だと、タイミングが満たせず、そもそも
マスク作れないと思います。
＃コスト増は同感。
>遅延調整素子調整用の配線を埋め込まなければならないとしたら
クロック配線に自動的にフューズ付きみたいな経路切り替え可能な
ブロックをぶら下げておくしかないでしょうね。
ただし、調整範囲はやはり配線の長さ(=ブロックを置けるスペース)に
依存するので、それで充分かどうかは、設計してもわからない。
＃作る製品ごとに変わる可能性があるものに対し、統一的に出来るもの
＃ではないと思います。
どの程度の調整を考えるか、によって、製造後の微調整で救える数が
決まるか、も、結局、ある程度の数を作って実測データを統計的処理して
みた後じゃなきゃわからない・・・ですよね？
＃クロックだから周囲や自身へのクロストークも怖いし、余分なブロックのせいで
＃配線負荷も、制御信号のために配線数自体も増えるし、それに
＃ブロック配置領域まで圧迫するわけですな(汗)。
＃ちょっと、CADや設計側への負担が大きいなぁ・・・。
---- redbrick
Re:GAを用いた設計の評価って? (スコア:0)
>>高速化の足かせになってしまうような話は数年前からあります。
> CTSと言うよりデータラインの問題では？
> (以下略)
そうですよ。
データラインの遅れのせいで、Clockを高速化出来ない。
CTSでは、そのCTSにぶら下がっているFF/Latch全体に
同時にClock信号が到達することを前提にしています。
周波数をその遅れがあるパスにあわせることで、
そのCTSに繋がる部分全てに影響しますよね。
なので、遅れが生じるパスに部分的に遅延を挿入することで
それを制御しようという考えが出るのは自然だと思います。
Re:GAを用いた設計の評価って? (スコア:1)
ですよね。
>CTSでは、そのCTSにぶら下がっているFF/Latch全体に
>同時にClock信号が到達することを前提にしています。
まぁ、多少のずれはありますが、それなりに高精度に、各F/Fや
Latchにクロックが伝播するようにCTSを作りますよね。
>周波数をその遅れがあるパスにあわせることで、
>そのCTSに繋がる部分全てに影響しますよね。
んー・・・わたしがそうする場合は、データラインに改良の余地がない
場合のみ、ですね。
クロックより修正しにくいデータラインって、あんまりないですし。
>なので、遅れが生じるパスに部分的に遅延を挿入することで
>それを制御しようという考えが出るのは自然だと思います。
いやぁ、それは同期回路とは違ってしまうので、非同期回路を完全に
検証漏れがないように検証できる方だけがやってください(苦笑)。
＃わたしには到底出来ないです(汗)。
>まぁ、ようはユーザーへの納入が遅れるってことで
それは、わたしも避けたいですね・・・(汗)。
＃今は、早くできないとASICも売れない時代だしなぁ・・・。
>やるなら、制御素子を埋め込んだFF/latchを作成して、
>一つのブロックとして扱うのではないでしょうか。
そういうのもありですねぇ。
>ていうかそうしないと上記の問題に対処できんと思います。
>それでもブロックが大きくなって配置に影響出そうですが。
確かに・・・。
>そういう意味でもっと詳しいレポートを見たいですね。
同感です。
コスト面などに関する続報などが出たら、興味深いですね。
＃ちょっとウオッチングしておこうっと。
---- redbrick
Re:GAを用いた設計の評価って? (スコア:1, 興味深い)
設計というのは実物をモデル化して行うものですが、実際にできたものにはバラ付きが発生してモデル通りには動きません。
通常はバラ付きが出ても大丈夫なだけの余裕を持った設計をするか、不良品の山を築くかのどちらかです。
で、製造後に調整する事ができれば、その不良品の山の一部は良品として出荷できるじゃないかというのがこの技術でしょう。
ですから、これは設計技法ではありません。
（もちろん、これを使えるような設計はしなくてはいけませんが）
Re:GAを用いた設計の評価って? (スコア:1)
>ということなんだろうか？
単純に、アプローチする観点が違うって事じゃないかと思います。
＃CTSで解決するかもしれないけど、こういう手法もあるよ、って事かと。
まぁ、ASIC屋の立場からすると、
>クロックのタイミングをフリップフロップ（ＦＦ）ごとにずらして
>タイミング調整するなんてすごく違和感があります。
ってところで、「はっきり言って使えないなぁ」と言うしかないですけどね。
＃理屈はそんなに筋が悪くないとは思うけど、なんか視点が数年くらい
＃古い気がするし。
＃セットアップエラーの対策でクロックラインを遅らせるって事は
＃クロックに対してのクロストークの影響とかが、部分的に狂うって事で、
＃同期設計の製品ではシステムレベルで製造後の調整で全く違う影響、
＃エラーが発見されかねず、はっきり言って危なくて使えない技術ですね。
>ＦＦのクロックに遅延挿入できれば部分的なセットアップ不足には
>効き目がありそうな気が
製造後は無理だけど、設計中はそんな程度のパッチワークみたいな
対症療法的な手法は全然可能ですけど、システムとしての動作に支障を
きたさないか、検証が大変なだけであんまり意味がないので、普通は
やらないですね。
＃遅らせてセットアップエラーを回避したクロックの次段で、遅らせてない
＃クロックでF/F叩いてデータ取りこんだら、マージン足りないよな気が。
＃それでなくても、クロックの位相がずれるから、同じクロックの根元から
＃分岐してるのに、異クロックとして扱わなければならない、なんて
＃事にもなりそうだし・・・。
＃あと、製造後、ってのがちょっとイヤだなぁ・・・。
＃条件の違う1chip毎に、ずらした状況で全F/Fのタイミングの再検証するの？
＃しないんなら使えないよ、これ・・・(汗)。
---- redbrick
Re:GAを用いた設計の評価って? (スコア:0)
>>効き目がありそうな気が
>
>製造後は無理だけど、設計中はそんな程度のパッチワークみたいな
>対症療法的な手法は全然可能ですけど、システムとしての動作に支障を
>きたさないか、検証が大変なだけであんまり意味がないので、普通は
>やらないですね。
普通はやらないけど、ＡＳＩＣ屋さんのお客の立場から言うと、スケジュール的に厳しいときにはやってしまい
Re:GAを用いた設計の評価って? (スコア:1)
>厳しいときにはやってしまいたくなる技のような
クロックを局所的にずらした状況で、製品の信頼性や機能の妥当な
検証作業が、すぐに終わるなら、誰も反対しやしないと思うのです
けど・・・。
>そんなパスは早く見つかるだろうから普通は優先パス（だっけ？）指定して
>とっとと再レイアウト
そうですね、それが普通の対処だと思います。
>＃ピンの同時変化制限対策には使えないかな
外部端子の出力ピンでなら可能性は皆無ではないと思いますが・・・
かなり難しそうな気が。
＃出力の波形を同時動作対策としてラインごとにずらしても、お客さんが
＃満足してくれるか？ってのもあるので、ASIC屋としては提案しにくいですし。
＃パッケージに出たら、パラメータが数桁変わるから、なかなか
＃chip内だけで閉じた検証のようにはいかないしなぁ・・・。
---- redbrick
Re:GAを用いた設計の評価って? (スコア:0)
よいような気がするが、
プロセス歩留まりは判るけどなんか設計配慮不足で、単に設計段階で歩留まりを悪くしているのを無理矢理救済している様にしか見えないなぁ。
ちゃんと条件振ってシミュレーションしているのだろうか?
元アナデジ混載ASIC屋なので、AC