「エルピーダがリーク電流を低減する技術を開発」記事へのコメント

判ってた？

[Anonymous Coward]

リーク電流が欠陥結晶によるものだ、ってことは広く知られていたのでしょうか？僕が知らなかっただけ？

Re:判ってた？

[husen (7853)]

リンク先に「リーク電流発生の原因が、セルトランジスタ内にある10ナノメートル程度の結晶欠陥にあると世界で初めて突き止めた。」とあるので、知られてなかったと思われます。

Re:判ってた？

[Anonymous Coward]

結晶欠陥がリテンションタイムを悪化させているのは良く知られて
います。手元にペーパーがありますが、素子分離の溝（STI）とゲー
ト膜のストレスによってできた欠陥（Vacancy-type stacking faault）
がDRAMセルの空乏層付近にあって、これがリテンションタイムを悪
化させている様だ、ということみたいです。ペーパーにはTEM写真
も載っています。

Re:判ってた？

[Anonymous Coward]

>空乏層 FETの空乏層ですか？コンデンサですか？

Re:判ってた？

[Anonymous Coward]

セルトランジスタは一方はビット線に、もう一方はキャパシタに拡
散層を介して接続されます。で、TEM写真ではゲート下のキャパシ
タよりにあります。この辺に欠陥があると確かに接合リークの原因
になるでしょう。ビット線側に欠陥があることもあるでしょうが、
こっち側だとリテンションには影響はあまりないでしょうね。

判ってた！

[Anonymous Coward]

一口に結晶欠陥と言ってもいろいろなものがありますが，一般的に結晶欠陥がリークの原因となるということは昔から誰でも知ってる公知の事実です．（どんなLSIだって結晶欠陥は大敵です）
今回の発表は，現在性能向上の制約になっているある特定の微少欠陥の発生原因とその対策が分かったということです．　詳細をライバルに明かしたくないからか，奥歯に物がはさまったような発表になってますね．（当然といえば当然ですが）