Si貫通電極とは異なる、低コストな新3次元積層技術

elfbin 曰く、

Vertical Circuits社が、 Siダイを3次元に積層する Si貫通電極に類似し、かつ低コストな技術を開発したと発表したとのこと。 このVIP（Vertical Interconnect Pillar）と呼ぶ技術は、薄い絶縁膜を表面に形成したSiダイを 積層し、Siダイの側面に配線を作り込むもので、Siダイの設計やレイアウトに変更を加える必要がない という利点があるとのこと。そのあたりの兼ね合いでSi貫通電極よりは低コストということか。

チップ全体で見た場合のコストは…？

[Artane. (1042)]

この方法だと、ダイ（と言うかウェハ）の表面・裏面だけでなく、断面（と言うかダイ側面）の部分もかなり高精度の研磨が必要な気がするんですが
…アイデアはいいんですけど、一個のチップを作るコストとしては「断面の研磨」と言う工程が必要になって、かなりのコストがかかるような気がするのですが。
　それとも、層間に多少の凹凸があっても大丈夫な層間結合方法を編みだしたのでしょうかね？

キューブPC？

[Anonymous Coward]

何層も重ねて、ワンチップキューブPCが作れるってこと？