3Dプリンターは、プリンターではなくMCに近いよね。
そう考えてたら、両者を組み合わせた物が出てました。
http://www.dmgmori.com/webspecial/journal_2014_1/jp-JP/lasertec-65.htm
http://techon.nikkeibp.co.jp/article/EVENT/20140919/377741/

鋼やインコネルが使えて、チタンも試験中だそうで。
3Dプリンターでは考えられない、um単位の精度も出せるってのがすごい。
一品物の試作品を作ってるような工場は、こういうのが置いてあると面白いだろうなぁ。
それとも大企業の側で導入して、試作品の発注を外に出すことが減るんだろうか。

前回の日記の続き
Intelの14nmプロセスについて、後藤弘茂さんの解説記事が出てました
http://pc.watch.impress.co.jp/docs/column/kaigai/20140821_662954.html

ほぼ自分の感想と同じ内容だった。
笠原氏の記事で表現おかしいと思ったことが、名指しはしないが指摘されてる。
FinFETはトランジスタ構造分からない人には、確かに理解しにくいよね。
同じPCwatchなんだから、訂正してあげたらどうかとは思いますが。

M1ピッチよりM2ピッチの方が狭いのは知らなかった。22nmからだそう。
確かにゲートピッチよりもM1ピッチを小さくしてもあまり意味は無い。

とにかく、Intelの14nmは相当にすごそう。集積度の面でも、パフォーマンスの面でも。
TSMC等のファウンドリ各社は、16nmFinFETプロセスの第1弾を出した後、同じ16nmで改良版を用意すると言ってる。それが出てくるのが2年後か3年後か。Intelとその他の差はまだ当分変わらないのか。

まずは笠原氏の記事、Intelの14nmプロセスについて
http://pc.watch.impress.co.jp/docs/column/ubiq/20140812_661910.html

色々記事の表現はおかしいけど、スライドと数字は参考になる。
FinFETと従来のFETの構造の違いはあるけれど、わかりやすく従来のFET風に言うと、
22nmから14nmへの変更で、
Length（記事ではトランジスタゲート長）が90nmから78nmに縮小
Width（トランジスタフィン高さ）が34nmから42nmに拡大
ゲートピッチ（記事ではトランジスタフィン長）が60nmから42nmに縮小
M1ピッチ（記事ではインターコネクト間隔）が80nmから52nmに縮小

順当に縮小できていることだけでもすごいけど、Widthに相当するフィン高さを拡大しているのに驚いた。ピッチを縮小した上で、フィン高さを拡大してるので、フィン自体のアスペクト比が1.76倍にもなっている。22nmが第1世代だったから控えめだったんだろうか？
いずれにしても、同じW/L（駆動能力が大体同じ）ならば、フィンの数を0.7倍に減らすことができる。これまでのプレーナ型ではこういう改善はできなかった。正に3Dならでは。
他社のFinFETの第一世代はまだこれからだけど、これに対抗できるレベルの物を出せるんだろうか、心配になってくる。

次にBroadwell、こっちも笠原氏？
http://pc.watch.impress.co.jp/docs/news/20140812_661853.html

途中は飛ばして、パワーマネジメントの図。
DutyCycleThrottleとあるけど、これってもしや非同期設計を取り入れてるのか？
ブロック内では同期設計、ブロック間の振る舞いは非同期設計というのだと面白そう。

ついでに3DLとある、パワーインダクタ。
これまでは基板に内蔵だったけど、別基板になった。
どうせ別基板ならプリント基板使わなくても、と思ったけど、専用品を開発してくれるところが無かったのかな？ いずれCPUダイに統合する計画なので、いつまで採用してくれるか分からないしね。

http://developers.srad.jp/story/14/08/09/1716230/
かなりオフトピックなので日記に。

大学でコンピューターサイエンスの何を教えるか。
今は何が正解かわからないけど、将来はハードの中身や機械語といった、コンピュータの基礎から教えるのが正解になると思う。
そういうのは仕事で使わないって？それは大学でコンピューターサイエンスを学んだ者が、コンピューターサイエンスを生かした仕事をする仕組みができてないから。

他のもっと歴史の古い工学の分野を見るとどうか。
建築、機械、化学の分野では、大学できちんと教育を受けたものが設計を行う仕事に就き、そうでない者が設計にしたがって物を作る仕事に就いている。資格がないと設計の仕事はできないって分野も結構ある。
ソフトウェア工学だって、いずれは資格がないと仕様設計できないって時代が来るんじゃないかな。10年、いや20年後かもしれないけど。
仕様設計するのは、大学でコンピューターサイエンスを学び、資格を持っているもの。
コーディングを行うのは資格を持たない、コーディングの専門家。
建築家と大工と同じで、こういう棲み分けが出来てくるんじゃないだろうか。

http://pc.watch.impress.co.jp/docs/news/20140804_660790.html

量子力学の原理のみに基づいて電極材料の探索をしたらしい。
寿命6倍といっても、電極単体の話ならそれほどのインパクトはないのかな。
でもこういう方法が他にも使えるなら、開発手法としての、大きなブレイクスルーになるんだろうか？

http://pc.watch.impress.co.jp/docs/column/semicon/20140324_640888.html
福田昭さんの分析が興味深い。
ISSCCの発表を元に、情報が流出したとされる2009年～2010年にHynixが急にトップグループに追いついたことを指摘している。
もちろん、これが何かの証拠になるわけではないけど、こういう記事が書ける記者は貴重だと思う。
この人のエルピーダとかルネサスに関する記事も、なかなかいい。
取材・分析もすばらしいのですが、日本の半導体への愛が感じられます。
職場に元**の人が結構居て、他人事ではないって事情もありますが。

4gamerの記事に、PS4の冷却機構に関するものがあった。
http://www.4gamer.net/games/990/G999024/20140120059/

消費電力が最大250Wでありながら、PS2～PS4の中で一番静かなのか。
PS3もPS4もそうだけど、フレームにヒートパイプ、ヒートシンクを半田付けで固定してるのね。
PS3の初期版の冷却機構のコストが高いのは有名だったけど、それ以降もかなり冷却機構にコストかかってそう。
PS4に至っては、冷却ファンを3相モータで駆動してPID制御で回転制御って、サーバとか高級ノートPCのような構成ですね。

XboxOneの分解記事
http://www.ifixit.com/Teardown/Xbox+One+Teardown/19718

それに比べてXboxOneは普通のPCのような見た目で、冷却機構もその辺で売ってそうなCPU用ヒートシンクに軸流ファン。
PS4では遠心ファンを使っていて、設計者は「今後，ゲーム機で軸流ファン（＝扇風機タイプのファン）が使われることはないと思う」と語ったそうですが…

PS4がACDC電源内蔵、XboxOneがACアダプタ採用の違いがあってなお、XboxOneの本体サイズがPS4の2倍近いのは、この辺の設計力の差なのですかね。

Intel、Altera向けに14nmプロセスのFPGAを製造へ
http://eetimes.jp/ee/articles/1302/28/news055.html

注目する点
・Intel初？の大口ファウンドリビジネス
・FPGAでIntel 14nmを採用することの利点

前者はまぁ、色々なところで語られると思うので割愛。
後者について。

まずは、Intelが微細化で1-2周差をつけてトップを走っているので、他社に比べて早く14nmプロセスを使うことができる。ハイエンドFPGAのライバルXilinxがIntel以外で製造するなら、大きな差をつける可能性がある。
ただ、TSMCやGF(+IBM,Samsung,STのグループ)も14nmを前倒しすべくがんばってる。奇跡的にうまくいけば、Intel製造の半周差ぐらいに追いつけるかもしれない。

次に、Intelの14nmと他社の14nmの差について。
Intelの14nmは真の14nmだと予想されてますが、他社のはスケジュールを前倒しするために、20nmの配線プロセスにTrだけ14nm相当のFinFETを使用して、14nmと呼ぶつもりです。
これがインチキかというとそんなこともなく、Trのパフォーマンスが上がればうれしい用途には十分に意味があります。特にファウンドリにとって現状一番の客であるモバイルプロセッサでは、リーク電流低減や低電圧化に有利なFinFETは大きなメリットです。

しかし、FPGAにとっては事情が異なります。
FPGAは多数の回路をスイッチで切り替えるという動作なので、配線がとても多くなります。
チップサイズや速度に対して、配線が占める割合がとても大きい。
14nm世代でIntelが配線層も含めて14nm、他社が20nm相当ということになれば、FPGAにとってはIntelを選ぶメリットが大きいのではないでしょうか。

http://car.watch.impress.co.jp/docs/news/20120528_536075.html

300度で18％のエネルギー回生を実現。
発電や冷却が可能

とタイトルにあるけど、18%の発電効率であるとは書かれていない。
スライド見ても、慎重に避けているような気がするが、気のせい？
どういう形のエネルギーとして18%なんだろうか。
電気としてなら効率高いが、熱の移動という形なら18%は効率低すぎる。
まさか、18%のエネルギーの音になる？
比較対象として出てくるゼーベック効果は、直接電気になる。

名前がかっこいいので、モノになるといいな。

自分用メモ

後藤さんのTrinityの記事見て思い出した。
Piledriverのクロックには共振を用いたエネルギー回生を利用。
http://pc.watch.impress.co.jp/docs/column/kaigai/20120515_532796.html

利点：
クロックツリーの消費電力下がる
出力ショートの構造を使いやすく、skew小さくできる
ばらつき小さい
ECOやりやすい？（自分がデジタル設計しないのもあって、どのくらい利点か不明）

欠点：
特別な設計ツール必要（でもまぁ、この周波数のクロックツリー作るのは、そもそも普通のツールだけではできない）
共振周波数を外れると効率低下

感想：
フルカスタムでレイアウトするCPUに使うなら、特に欠点が思い当たらない。
共振周波数より下がると効率落ちるけど、今後CPU内コア数が増えること考えたら周波数より動作コア数でコントロールすればいいだけ。

該当する論文
Resonant clock design for a power-efficient high-volume x86–64 microprocessor
http://ieeexplore.ieee.org/xpls/abs_all.jsp?arnumber=6176933