IBMら、5nmプロセスルールの微小トランジスタを開発 42
ストーリー by hylom
まだまだ小さくなるのか 部門より
まだまだ小さくなるのか 部門より
あるAnonymous Coward 曰く、
IBMがGLOBALFOUNDRIESやSamsungと協力し、5nmプロセスで製造した半導体チップの試作に成功したと発表した（PC Watch、マイナビニュース）。
NVIDIAからもムーアの法則は終わったという発言が出始めている状況だが、この技術によって従来比でトランジスタを4倍の密度でチップに実装することができる。
ただし、この技術を使って超過密チップを実用化するにはあと10～15年はかかるとしている。
5nmプロセスで製造されたチップは現行の10nmプロセスで製造されたチップと比べ同消費電力なら40％、同性能なら75％の省電力化が可能になるという。プロセスの微細化には、昨今では「FinFET」と呼ばれる3次元構造のトランジスタという技術が使われているが、今回IBMらの研究グループでは積層したシリコンナノシートを使用する技術を用い微細化に成功した。
小型化するだけで高速かつ低消費電力になる (スコア:1)
リンク先のデナード則が、僕らの思い浮かべていたムーアの法則だと思うんだよね。
だからPentium 4の時代に（僕らの）ムーアの法則は死んでしまった。
5nmに求めるのは、トランジスタを４倍増やせることではなく、クロックが上がるか、IPCが上がるかなんだよな。
でもクロックはここ１０年横ばいだし、IPCも限界に近い。
シングルスレッド性能が上がるブレークスルーはないものか。
Re: (スコア:0)
光の速度を上げるなら不可能ではないのでは？
半導体中に流れる電子の速度をより真空中に近い値にするです。
ただ、その場合シリコンとか銅配線からの全面的な変更を意味するので5nmなんかよりもハードルは無茶高いでしょう。
アルミから銅にするときだってコンタミガーとか言ってたわけだし
Re:小型化するだけで高速かつ低消費電力になる (スコア:1)
Re: (スコア:0)
今性能向上のボトルネックになっているのは熱だから。信号の速度が上がったところで解決はしない。
Re: (スコア:0)
VLIW があるでよ
Re:小型化するだけで高速かつ低消費電力になる (スコア:1)
結局期待したほどの性能は出せずに、終わった（HPは頑として認めようとしないが）試みでは無かったんか。
Re: (スコア:0)
Itaniumがそうだったってだけでそ
Re: (スコア:0)
Siプロセスじゃ難しいでしょうね。高速IO周りだと、SiGeやGaAsやInPが使われたはず。
タワージャズ、400GbE通信向けに最適化した300GHz SiGe最先端技術のH5を発表
http://www.towerjazz.com/jp/prs/2017/0320.html [towerjazz.com]
SiGeが切り開く半導体の未来 (1/2)
http://ednjapan.com/edn/articles/0907/01/news122.html [ednjapan.com]
今後の微細化でIII-V族半導体を導入するという話がIntelから出ているので、それに期待しましょう。
本当に？ (スコア:0)
7nmが今年、来年には量産されようというのに、5nmがそんなに遅くなるかな。
たとえ5nmは従来技術のFinFETで済ますとしても、今回発表されたようなGAA FETは5年以内には出てきそうだけど。
Re: (スコア:0)
IBMのパワーに使えるようになるまではそれくらいかかるんじゃないの。
それにプロセスルールなんてファブごとに好き勝手に決めてるからファブが出してる数字を単純に比較しても意味がないし。
Re: (スコア:0)
IBM のニュースリリースにはあと 10 から 15 年というのが
見つからないんだけど，これはどこから来たのかな？
ただ EUV で量産となると 5 年以内はどうなんだろ。
Re:本当に？ (スコア:1)
タレコミにはあったTechCrunch [techcrunch.com]からですね。
しかし、喜ぶのはまだ早い。IBM自身も認めるように、この超過密チップの実用化商品化まではあと10〜15年はかかる。でも、これにより、われわれのローカルなコンピューティングやモバイルデバイスは、とても強力になるだろう。
Re: (スコア:0)
そうそう、出処も不明なんだよね。
VLSIの会場でそんな話をしたってことでもないだろうし。
EUVは各社2019年を目処に量産に使う予定なのでさすがに大丈夫だと思うよ。
Re: (スコア:0)
EUV はもうすぐ量産スタートしますと言いはじめてから，
早十年以上だから，なかなか信じられないなぁ。
中の人たちもまだ無理といっている人が多いですし。
Re: (スコア:0)
露光装置の値段を出せる(おおよそでいいから価格を提示して予算確保してもらわなくてはならない)くらいには近々の話になったみたいです。
また、提示された露光装置の価格があまりに高いのでプロセスの一部にしか使わないという決定がなされたという話です。
Re: (スコア:0)
光源の出力がまだ目標に達していないはずだが
出力が足りないとスループットが上がらないので高コストになる
最新の露光装置が適用されるのが一部なのは、今までも同じ
同消費電力なら40％どうなの? (スコア:0)
「同消費電力なら40％の省電力化が可能」という解釈はないと思うけど。
Re:同消費電力なら40％どうなの? (スコア:2)
> 40 percent performance enhancement at fixed power, or 75 percent power savings at matched performance.
なので、性能が 40% 強化される、と読むべきですね。
Re: (スコア:0)
同消費電力なら40%増しの性能が出せる、と読むべきだよね。おそらく。
元記事がおかしいのか翻訳がおかしいのか、hyl……
Re: (スコア:0)
PC Watchの記事でも「同消費電力なら40%高い性能」と書いてあるよ
目的と手段 (スコア:0)
微細化すること自体が目的で副産物として性能上昇と省電力化してるのか？
性能上げて省電力化するのが目的で微細化は手段に過ぎないのか？
どっちなんだろうか
そもそもおっさんの経験則を守ることに意味なんてあるのかね
Re:目的と手段 (スコア:1)
性能向上の手段として微細化があって、設備投資産業でもある半導体製造は
その巨額な投資の根拠として技術の進化(とそれによるコストダウン)が求められてきた。
ムーアの法則なんて判りやすいから金引っ張るのにも、あと
金をつぎこまなきゃならない状態を説明するのにも便利じゃん?
Re: (スコア:0)
本末転倒な要素はとくにないと思うんですが。
手段が目的化してるって、どの辺でそう感じました？
Re: (スコア:0)
> そもそもおっさんの経験則を守ることに意味なんてあるのかね
将来の目標なんてその程度でいいんだよ
意味なんかあってもなくてもどうでもいい
Re: (スコア:0)
コスト削減が目的です。微細化以外にもいろいろやってます。
今回の発表にも微細化以外のビッグニュースがあります。
どのくらい省電力になったんだろう (スコア:0)
というか一番熱かったのって何なんだろうな
PentiumのPrescottかDあたり？
同量の計算に要する電力は何分の一になったんだろう
Re: (スコア:0)
FX-9590の220Wでは？
Re:どのくらい省電力になったんだろう (スコア:1)
FX-9590はメモコン入りだから、P4との比較だとNB入れてあげないと。
で、220Wがサーバじゃ割りと普通なのは別コメ通り。
計算量電力比だと、ENIACが最悪じゃない？
メモリが真空管だし、BCD演算だし。
86系だと、初代の8086が一番悪いと思う。
次が386かな？無駄に外部32bitだったから。
-- Buy It When You Found It --
Re: (スコア:0)
Xeon Phi とか 300W超えますよ
ここまで小さいと (スコア:0)
キャリアの量子力学的な作用が大きくなって隣のトランジスタに電子が飛び込むとか無いんですかね？
Re:ここまで小さいと (スコア:1)
もう何年も前にLSI設計者から聞いた話ですが…
電子が、いわゆる「井戸型ポテンシャル」的に配線をしみ出てるから、それが干渉しないだけの絶縁幅が必要(単純な電界で考える絶縁幅では足りない)とか、
配線を急角度で曲げると、電子が曲がりきれずに飛び出すから、緩やかに曲げる必要があるとか
言ってた気がする。
Re: (スコア:0)
それより、狙った濃度でイオン注入できるんだろうか？
面積が小さすぎてイオンが当たらず、P型やN型に成れなかった部分が出てきそうだよね。
Re: (スコア:0)
コンタクトホールを通して下にイオン注入できるんだから大丈夫だろ
しかし、IBMは半導体部門売っぱらってしまったのに… (スコア:0)
半導体の研究だけは続けてるんだな。変なの。
本業に貢献しないのになぜ研究費が降りるのかも不思議だし、
研究者のモチベーションがキープできているのも不思議だ。
Re: (スコア:0)
シリコンだけが半導体でない。
リソグラフィーだけが微細加工法でない。
Re: (スコア:0)
それを変なのと思ってしまうのが日本の弱さだと思うけど。
結局猿まねしかする気がない。そして猿まねさえもできなくなった。
Re: (スコア:0)
単純に赤字だから売り払ったのじゃなくて、持参金を持たせて GLOBALFOUNDRIES として他社と合流させたんだよ。規模で勝負の割合が増えているからね。
資本金的な意味でのIBMの影響は薄くなっているけれど、技術の影響力は大きくなっていると思うよ、IBM向けだけじゃなくて、AMDのCPUもNVIDIAのGPUも此処で作っているんだから。
Re: (スコア:0)
以前とあるリソグラフィ関係の学会で基調講演に出てきた IBM の方がそういう質問をぶつけられて，
「IBM は最高のソフトウェアソリューションを提供するために，常に最速のコンピュータチップを
必要としているので，最先端の半導体の研究を続けています」
と答えてました。
Re: (スコア:0)
> 本業に貢献しないのになぜ研究費が降りるのかも不思議だし、
売り払ったといっても、メインフレームやPOWERなどCPU設計自体は続けてるし、
#3224789 も書いてるけど、そのCPUの製造はGLOBALFOUNDRIESに委託していて、
今回の研究結果はそちらに直接生かされる。
研究資金も GLOBALFOUNDRIES や SAMSUNG あたりから相当額出ているはず。
というわけでモチベーションは普通に維持されてるでしょう。
5nm のトランジスタなんて動くの？ (スコア:0)
Silicon の結晶格子は 0.6nm 間隔だったと思います。すなわち 5nm で 8 個程度、5nm^3
の空間で 512 個程度。これに donor や acceptor を疎らに打ち込んで P型/N型 の半導
体領域を作れるなんて素人には信じられません。
FinFET などと Z 軸方向に深くするとしても「そんなものたかがいれているだろ」とし
て思えません。「本当に絶縁領域を確実に設けられるの」と思います。
ましてや、そのようなトランジスタを一億個近く数cm^2 の領域に押し込んで、一つも誤
動作せずに動かすなんてできるとも思えません。
詳しい人、P型/N型 領域、絶縁領域の寸法と精度、そこに放り込まれる donor/acceptor
の個数と その統計誤差を教えてもらえますでしょうか。
Re: (スコア:0)
筐体に収められた大量のトランジスタ。
正常に機能しているかどうかは実際に個々体を検査するまではわからず、検査した瞬間に初めて状態が確定する。
つまり、既存の技術のみで完成された量子素子なのである。
Re: (スコア:0)
どこが5nmと言ってないのがミソかと。
最近の14nmとかも実際に14nmなところはないとか聞いたような気がします。