VIA、C3プロセッサの新型コアを発表 44
ストーリー by GetSet
お安く静かなあいつがパワーアップ 部門より
お安く静かなあいつがパワーアップ 部門より
uhyorin 曰く、 "Socket370互換CPUというよりは、Edenプラットフォームのような小型・組込市場向けプロセッサというイメージが強くなったVIA C3シリーズですが、新型コアに関する発表がありました。 （参考記事：VIAがBanias互換CPU“C5I”の概要を発表。）(続く…)"
"概要としては、
- C5P(Nehemiah) ← C5XL(Nehemiah)後継コア
- C3でデュアルプロセッサ対応
- 乱数生成器が2つに増強
- AES暗号化のハードウェアエンジンを内蔵 （AES(Advanced Encryption Standard)は米国商務省により標準化された暗号化方式のこと）
- FSB200MHzまでアップ （P6バスなので、CM400というVIAの新チップセットが必要）
- C5I(Esther)
- P4バス、Banias互換、かつVIA独自拡張（ノートPC向け？）
- IBMの90nmプロセスで製造、ダイサイズが30平方mm程度
- SSE2に対応
- C5P同様、乱数生成器とAES暗号化のハードウェアエンジン内蔵
- SHA-1(Secure Hash Algorithm 1)ハッシュ関数のハードウェアアクセラレータが追加 （SHA-1ハッシュ関数は認証やデジタル署名などに利用される）
C5P追加 (スコア:2, 参考になる)
- プレスリリース [via.com.tw]
- Eden-Nのページ [via.com.tw](スペック [via.com.tw])
- MYCOM PCWEBのEden-Nの記事 [mycom.co.jp]
概要(追加)Re:C5P追加 (スコア:4, 参考になる)
このへん [openbsd.org]("Cryptographic Hardware Support"の"VIA C3 RNG"のあたり)を見ると、C3の乱数生成器はOpenBSD 3.3あたりから実は使えてたみたいですね。知らんかった…
インターフェースの実体はsrc/sys/arch/i386/i386/machdep.c [openbsd.org]みたいです。元ネタはこちら [deadly.org]。
ちなみにAESの方は、上のCVSwebを参照すれば判るように、Revision 1.245で本体のソースツリーにマージされたようなので、3.4には入ってない模様。
Re:C5P追加 (スコア:2, 参考になる)
元ネタ [deadly.org] にもそう書かれてますよね？
CVSweb でも 3.4 のタグの付く前に Rev 1.243 で組み込まれてるみたいだし...
GCC3 の P6 最適化 (スコア:2, 参考になる)
フィーチャが使えないのかよくわからなかったのですが、
今後使えるようになるのかな？ Linux カーネル的にも
P5 に分類されているし（Crusoe は、チップ的には P5 を
名乗るけど、フィーチャー的に満たすので、P6 だった）。
# うちはそんなにシビアじゃないから、どっちでもいいんだけどね、な AC
Re:GCC3 の P6 最適化 (スコア:2, 参考になる)
Re:GCC3 の P6 最適化 (スコア:2, 参考になる)
サイトにないので少し孫引き)に本件の問題及び
Debanにおける対応状態が詳述されています。
VIA C3プロセッサを搭載したPCにDebian(sid OR
sarge)の上で特定のライブラリ(例 libcrypt.so)
をリンクしたバイナリ(例 ssh)を実行すると、必ず
Illigal Instruction で死ぬ、とのことです。
(どなたか追試した方いませんか...)
直接関係するのはgcc,linux カーネル、glibc, その
他各種ライブラリとなる模様です。
どこのメンテナも積極的には対応したがらない
模様で、結局Debian glibcのパッケージにローカル
パッチを当てた状態で対応したとのことです。
# 新宿歌舞伎町で不徹底入門を購入したAC
Re:GCC3 の P6 最適化 (スコア:2, 参考になる)
当該スレッドを追えば当時の大体の状況が判るかと思います。
＃新宿歌舞伎町で売り子の真似して不徹底入門を2,3冊売ったのでID
Re:GCC3 の P6 最適化 (スコア:0)
Nehemiahからは実装されてます。
Re:GCC3 の P6 最適化 (スコア:2, 参考になる)
cat /proc/cpuinfo
で flags の行を見ると、どの機能が利用できるか
簡単にわかります。
其の領域を越えたら性能はどうなるか (スコア:2, すばらしい洞察)
Re:其の領域を越えたら性能はどうなるか (スコア:2, すばらしい洞察)
特定用途向けでしょ？コイツは。
で、特定の使用方法であるならＰ４の３倍の速度ってのはそれはそれで立派だと思うが。
多分、お手製ルーターにでも使おうって人は増えていると思われ。
Re:其の領域を越えたら性能はどうなるか (スコア:2, すばらしい洞察)
ネットワークの暗号化に使うのであれば、データは高々MTUの1500byteですし、AESは最長256bitのブロック暗号ですから、8kあれば暗号化ハードウェアのベンチマークとしては十分ですね。
130億bit/secという事は1.3Gbit/secですから、100MbpsのEthernetで送受信という状況を想定すれば、暗号化／複合化で実際に演算する部分はボトルネックにならないという事になります。
実際にはデータの読み書きに時間がかかるので、実データではこういう速度が出ないのは明らかですが、そのあたりまで勘案したベンチマークだと暗号化ハードウェアのベンチマークにはならないし。
Re:其の領域を越えたら性能はどうなるか (スコア:1)
AthlonXP 3000+を持ってくるとか、4KBや4MBにすればもう少しまともな比較になるでしょうけど、それじゃハッタリが効かないし。
Re:其の領域を越えたら性能はどうなるか (スコア:1, すばらしい洞察)
Pentium4はL1キャッシュから外れるのにC3はL1キャッシュに収まるから不公平というのはありますが、実際に利用される状況を考えれば、たとえば受信データを復号する場合、Etherチップからバッファへデータを吸出し、IP層に渡り、ルーティング等の処理を行い、必要であれば復号し、TCP層へ渡り、ユーザーモードで処理されるという流れになり、8Kb程度のL1キャッシュであればこれら全ての処理に必要なデータがL1に入りきらないのはほぼ確実です。
それにPentium4ではL2はフルスピードですから、極端にPentium4に不利な条件とも言えないと思います。
だったらL2にも入らないサイズで比較すればいいじゃないかという話にもなりますが、そこまで行ってしまうとメモリI/O性能の比較になってしまって（暗号ハードウェアのベンチマークとしては）あまり意味が無いような気もします。
全く公平なベンチマークか？と言われれば、多少疑問な点はありますが、それ程極端にいい所取りした不公正なベンチマークでもないように感じますね。
Re:其の領域を越えたら性能はどうなるか (スコア:1)
> 12.5 Gbps で暗号化 (or 復号) を行なうために必要となるメモリの帯域幅は、読み書き合わせて 25.0 Gbps。
> 一方、対応チップセット VIA CLE266 (製品ページ) が使えるメモリの種類は DDR 266 (PC2100) なので、仕様上のスループットは 2.1 GB/s = 16.8 Gbps。足りないヨ。だからデモでは「8 KBの…データを 1万回解読作業した」なのでつね。
Re:其の領域を越えたら性能はどうなるか (スコア:0)
強調すべき部分はそこじゃないよーな (スコア:0)
何をどーしたんだか、とっても知りたいよ。
Re:強調すべき部分はそこじゃないよーな (スコア:1, 参考になる)
ですからベンチマークで「暗号化」作業をするか「復号」作業をするかは本質的には違いがありません。
なぜ「復号」ではなく「解読」なのかという事を問題にしているのであれば､それは単に「Decryption」をどう訳したかというだけの問題（＝PC Watchがなぜ「解読」という言葉を選んだかという問題）に過ぎません。
強調する程の事ではない。
用途 (スコア:1)
乱数発生器とか、セキュアな通信に使えそうな感じが。
Re:用途 (スコア:1)
市販のは高いし（もしくは妙にチャチ）容量少ない
Re:用途 (スコア:0)
Re:用途 (スコア:0)
値段の方は・・・ (スコア:1)
これだけ小さいとウェハからとれる量も多くなるので
安くなるのかなぁ・・・
Re:値段の方は・・・ (スコア:1)
続・関連記事 (スコア:1)
【MPF 2003 レポート】低消費電力や高クロック化・デュアル対応を果たすVIA C5P [mycom.co.jp]
【MPF 2003 レポート】Banias Busのサポートも追加されたVIA C5I [mycom.co.jp]
どうやら一気に130nm→90nmの移行をするわけではなさそうですね。
CPUにも適材適所で、というのが定着してくるのかなと思わせる記事でした。
小さいなぁ (スコア:0)
リンク先の写真をみると north-bridge よりも CPU の方がずいぶんと小さいですねぇ。(驚
Re:小さいなぁ (スコア:1)
基板サイズのさらなる縮小、もしくは搭載可能部品点数増加ができるかな。
＃プリント基板設計が大変そうだけど。
Re:小さいなぁ (スコア:0)
C3にノースブリッジを統合したMark CoreFusion
http://pc.watch.impress.co.jp/docs/2003/0314/cebit04.htm
http://pcweb.mycom.co.jp/news/2003/03/17/11.html
でも、続報がないな
デュアル (スコア:0)
せっかくデュアル対応だし。
やっぱこれからは、x86デスクトップもデュアルの時代ですか。
サーバやルータにするにしてもデュアルの方が反応よさそう。
Re:デュアル (スコア:1)
Webサーバとか小さいアプリケーションがターゲットだとは思うのですが。
Re:デュアル (スコア:0)
使い方にするんでしょうね。
CPU2つを高負荷処理用としてではなく、多種負荷処理用と
考えればパフォーマンスは出るかもしれません。
だからデスクトップのパフォーマンスは上がるでしょうね。
Re:デュアル (スコア:1)
#そうでもないのかなぁ...
Re:デュアル でなく デュエル (スコア:1)
より性能向上が期待できるのだが...
プロセッサA「オレの方が,このプロセスを速く処理できぜ!」
プロセッサB「このスレッドならオレの方が多く処理できぞ!」
あっ.でもプロセッサ間の競合が多くなって逆に遅くなるかも...
どうせなら、デュアルコアなデスクトップ一番乗りを (スコア:1)
ダイサイズから言っても、すでに射程内でしょうし。
Re:デュアル (スコア:0)
Re:デュアル (スコア:1)
カバーする暑苦しい方法なので、クールなＣＰＵによるデュアルのほ
うが良いと思う今日この頃。
というわけで、デュアルなマザーボードに期待してます。
Re:デュアル (スコア:0)
アプリケーションレベルでマルチスレッドに対応していないと速度が速くはならないんだけども
色々とやっても遅くならないってのが凄く便利
ただし対応マザーやCPUが主流商品じゃないので割高だし、２つ買わないといけないし
コストが余計に掛かるので、そこまでしてしてまで使いたいかは人それぞれだけど・・・
Re:デュアル (スコア:0)
それに対してHT機能を付加し、効率の向上を図ろうとするより
最初から物理的に２個ある方が当然有利と思うけど
HTでは２個目の論理CPUに割り振るリソース
Re:デュアル (スコア:0)
Re:デュアル (スコア:2, 興味深い)
その理論の元はポラックの法則「CPUの性能はそのダイサイズの平方根に比例する。」 という経験則であって、自然法則ではありません。
ダイサイズが全く同一のシングルプロセッサとHTプロセッサという仮定や、両プロセッサがポラックの法則に忠実に従うという仮定が成り立たなければ、後は個々のプロセッサの性能により変わって来てしまいます。
HTとデュアルプロセッサのどちらが総合的に優れているかという問いには答えは無いでしょう。
前提条件によって優劣は入れ替わりますし、コストの要素が入った比較（コストパフォーマンスとか）になれば、そのプロセッサがどれだけ売れているか（量産効果が出ているかどうか）という事までパラメータとして入ってきますから、前提条件が決まり、その比較対象プロセッサが決まり、どのパラメータにどのような評点を付けるかというのが決まらないと総合評価はできません。
少なくとも言えるのは、「どちらかの方法が多くの面で圧倒的優位という事は無い」という事ぐらいでしょう。
Re:デュアル (スコア:0)
比べてみればハッキリするな
Re:デュアル (スコア:1)
デュアルCPU/HTオフ
の勝ちではないでしょうか？
#経験上はそうです
その逆となる，病的な例を作ることもできるかもしれませんが，
多くのアプリケーションには似わないものとなるでしょう．
高価な CPU /w HT x 1
と
廉価な CPU /wo HT x2
という比較が意味あるんですよね？
Re:デュアル (スコア:0)
中途半端なCPUでデュアルなんてつぶしの利かない構成にするよりも
高速なCPU1個のほうがずっと性能出るしアップグレードもしやすいし。
単品販売は (スコア:0)
今更370でどうする、と言われればその通りなのだけど、静音化ＰＣというジャンルでは貴重な石だから。
どうせちっこいヤツよりは多少は電圧上げたって構わないんだしさ。
続けてくれないかなぁ。
＃ナンなら黄金戦士型でも全然かまわないのでＡＣ。