elfbinの日記： IBM、銅配線間に真空の空間を作り出す技術を開発

IBMが、自社の自己組織化型ナノテクノロジの技術を用いて、 銅配線間に真空の空間を作り出す技術を開発したらしい。 IBMによれば、この技術は標準的なCMOS製造ラインに組み込むことが可能で、 試作チップによる実験では従来の半導体製造技術による最先端チップに比べて、 配線上の伝送速度は35%向上し、消費電力は15%削減できたとのことである。 真空は絶縁体になることが理由だが、なかなか興味深い技術だ。

真空と聞いて

[taka2 (14791)]

とりあえずふわふわの泉 [wikipedia.org]を思い出したのですが、それはさておき、

「伝送速度は35%向上し、消費電力は15%削減」なんて派手なことになるということは、おおざっぱに「時定数35%減→寄生容量が35%減」として、
SiO₂の比誘電率は4前後 [nikkeibp.co.jp]ですから、およそ配線周辺の43%が真空領域ってことになります…

真空部分では熱伝導は無くなるわけですから、そういうチップは廃熱効率が悪くなるってことはないですかね? ちょっと心配

Re:真空と聞いて

[Artane. (1042)]

>SiO2の比誘電率は4前後ですから、およそ配線周辺の43%が真空領域ってことになります…
>真空部分では熱伝導は無くなるわけですから、そういうチップは廃熱効率が悪くなるってことはないですかね? ちょっと心配

あくまでもチップ（と言うかダイ）とパッケージの間の熱結合が損なわれるような意味での「真空化」でなさそうなので、杞憂で終わってくれると思います。
まぁ、素子パッケージ内の高い真空度をより長く維持しなければならないという技術的な「難関」が次に控えている訳ですが。

この製造法のミソは、「ダイ上の銅配線部分以外はカーボンシリカガラスだけになるように焼成しておいた上で、カーボンシリカガラスだけを取り除く製法を採用することによって、ダイ上に無数の真空の穴（と言うかくぼみ）が空きそこが真空になるので、旧来の製法では配線と配線の間を繋いでいたウェハ物質(SiO2など)の誘電体が排除され、ダイ上の銅配線間のリーク電流による熱損失などを減らせる上に、微細プロセス化の時に問題となっていたパターン生成の前工程であるフォトエッチング工程につきまとっていた”ピンぼけ”を低減できた」って事ではないかと。

IBMのプレスリリースの要約 [eetimes.jp]から：
＞ リソ工程は不要
＞　自己組織化型プロセス技術の特徴は、マスクとフォト・エッチングの工程を省略できることにある。
＞　その代わり、適当な割合で化合物を混ぜ合わせた液体を、チップ上に配線パターンを形成したSiウエハーに注ぎ、
＞ その後、Siウエハーを熱処理するという工程を採用する。
＞　このプロセスを使えば、化合物が規則正しく自己組織化するため、直径が300mmのSiウエハー全体にわたって、
＞　直径が20nmの穴を均一に形成できる。
＞　20nmという直径は、現行のリソグラフィ技術で得られる値の約1/5である。
＞　穴を形成した後に、カーボン・シリカ・ガラスを除去することで、配線間に真空状態の穴を作り込むことが可能になる。

Re:真空と聞いて

[phason (22006)]

>杞憂で終わってくれると思います。

IBM自身は（ポーラス系を含め，熱伝導率の悪いlow-k材料の採用は）結構効いてくるかも，と
考えているようです．
Microelectronics and Reliability, 46 (2006) 232-243

>微細プロセス化の時に問題となっていたパターン生成の前工程であるフォトエッチング工程に
>つきまとっていた”ピンぼけ”を低減できた

出来ません．
LSI上の素子自体は今までの普通のフォトリソで作りますので．
self-assemblyでフォトリソ不用になるのはナノポアを作る過程だけです．
#この過程はそもそもナノポア材料を使わなければ生じないので，全体としてのフォトリソの利用が
#減るわけではない．

Re:真空と聞いて

[glasstic (32934)]

プレスリリースでは、熱伝導にも機械的強度の問題にも触れられていませんね。

最近はどこも、絶縁膜の中に小さな穴を一杯つくる、ポーラスlow-k膜を開発してます。
しかし、熱伝導の問題や機械的強度の問題があり、穴の割合を大きくするのが難しいようです。

IBMの技術はこのあたりをどう解決して、実用化するのだろうか。

Re:真空と聞いて

[saitoh (10803)]

英文のほう [ibm.com]では

This new form of insulation, commonly referred to as “airgaps” by scientists, is a misnomer, as the gaps are actually a vacuum, absent of air.

といっているので、本当に真空みたいです。 信じにくいけど。

Re:真空と聞いて

[Anonymous Coward]

＞とりあえずふわふわの泉を思い出したのですが、それはさておき、

・・・ん、込められたメッセージ受け取りました。
早速、復刊ドットコム行ってきました！

真空ではなく空気

[Anonymous Coward]

日経では真空では無く空気になってる
http://techon.nikkeibp.co.jp/article/NEWS/20070507/131982/?ST=lsi

LSIプロセスの常識からすると，真空中でCVDなどは出来ない．
（堆積する素材となるガスが存在すればそれは真空では無い）
たとえLSIの中に真空の穴を作れたとしても，後工程の熱処理でまわりからアウトガスが放出されて真空では無くなる．

Re:真空ではなく空気

[phason (22006)]

>日経では真空では無く空気になってる

今見た限りでは空気とは書かれていないようですが……
#記述変更？

>後工程の熱処理でまわりからアウトガスが放出されて真空では無くなる．

とりあえずナノポアの焼成温度は450-500℃ぐらいのようですので，この温度までで
degasしてくるものは抜けているかと．
で，後は真空の定義の問題でしょうか．真空とは言っても誘電率さえ下がればいいんで，
XHVやUHVは要求されていないでしょうから，多少のdegasがあったとしても少量だったり
再吸着する程度なら真空と呼んでもいいのではないかと．
#本当に真空かどうかは知りませんが．

プレスリリースはこちら

[Anonymous Coward]

IBM、コンピュータ・チップ製造に自然界のプロセスを応用 [ibm.com]
ついでに 2get!

おふとぴ

[Anonymous Coward]

この技術でオーディオマニアを釣り上げた方が面白そうだ（笑）

Re:おふとぴ

[Anonymous Coward]

「ほら、このPCは真空CPUだから暖かくて広がりが感じられるだろ？このムフフ写真」