PC Watchの後藤弘茂さんの記事にて、
数年後の高スループットCPUはDRAMダイをCPUと同じパッケージに封入する可能性が高いとの予測が出ている。
つまり、CPU+GPUという流れから、さらにCPU+GPU+DRAMという姿へということで、
理由としては、TFLOPSパフォーマンスを狙うCPUが数百GB/secのメモリ帯域を必要とするが、
現在のDRAMロードマップではこの帯域を到底実現できないということのようだ。
GPUとは違って業界コンセンサスを取るのが難しい領域ではあるが、未来はまあそうなるのだろう。
過負荷 (スコア:5, おもしろおかしい)
CPUがPCの中で１個の巨大なSlot3に変わっているのを発見した。」
勘違いコメント多すぎ (スコア:3, 参考になる)
マザーボード上はメインメモリも必要。
現状のCore i7の場合
L1：32KB+32KB×4（命令とデータを分離）
L2：256KB×4（コア毎に分離）
L3：8 MB
L3を少数のコアグループ毎に分離して、L4に256M-512Mぐらい載せたいのかな
Re:勘違いコメント多すぎ (スコア:3, 興味深い)
GB単位のメインメモリをプロセッサに統合しようという流れは、アーキテクチャ径のアカデミアでは最近多いです。
3Dスタッキングで全レイヤーをCPUコアにしてしまうと廃熱が追いつかなくなるので、
メインメモリを載せたいとか、キャッシュがよいとか、フラッシュだとか、クロックを下げたコアだとかネタは百出していますが、
これだという答えは今のところ見えていません。
Re:勘違いコメント多すぎ (スコア:1, 興味深い)
どうせなら、4GBくらい積んでくれないとなぁ。物理アドレスが連続しないと、バカなOSがサポートできないかもしれません :-p
Re:勘違いコメント多すぎ (スコア:2, おもしろおかしい)
1を聞いて0を知れ!
Re:勘違いコメント多すぎ (スコア:1)
オンダイのメモリと、外付けのメモリと、応答性は違ってくるだろうから、
その辺の使い分けとかも上手いことやってくれると良いな。
Re:勘違いコメント多すぎ (スコア:1)
Re: (スコア:0)
フラッシュメモリを内蔵するのは寿命が短くて嫌すぎ。
Re:勘違いコメント多すぎ (スコア:1, 参考になる)
> 話ではないですよ。貫通電極で積層するといっているし、例えば4Gbitのダイを8枚重ねればそれでもう
> 4GByteですよ。十分メインメモリです。この構成でかりに外部にDRAMを置くとしても、それは
> メインメモリというよりは超高速ストレージとしての扱いでしょう。
どっからこんな話が出てきたの？
別の記事と混同してますか？
後藤氏の元記事
> CPUとGPUが一緒になるだけでなく、CPUとメモリも一緒になろうとしている。数年後の高スループットCPUは、DRAMダイ(半導体本体)を CPUと同じパッケージに封入する可能性が高い。マルチコア化とベクタ演算能力を強化(またはGPUコア統合)したCPUに、DRAMもくっつく。言ってみれば、「CPU+GPU+DRAM」という姿へと変わることになる。
> (4)コモディティDRAMの転送レートの向上ペースはそのままで、CPUにより近いところに超広帯域のカスタムDRAMを置く。
> では、コモディティDRAMをメインメモリに使う路線を捨てず、かといって、コモディティDRAMを高速化へと無理矢理に牽引せずに、メモリ帯域問題を解決する手段は何か。そこで浮上して来たのがプラン(4)だった。
> プラン(4)では、CPUに近いところに、数百MB程度の中容量のメモリを設置する。近接したCPUダイとメモリダイを、超広幅インターフェイスで結ぶことで、200GB/sec～1TB/secのレンジの超広帯域メモリを実現する。それによって、メインメモリDRAMは数十GB/secの帯域に留まっても、パフォーマンスの制約はほとんど受けなくなるという。モジュールで増設できるメインメモリ部分は、コモディティDRAMのロードマップで対応できるため、低価格で大容量搭載の恩恵を受けることができる。
> つまり、プラン(4)を取るなら、コモディティDRAMのモデルはそのままで、CPUのパフォーマンス問題を解決できる。ある意味、いいとこ取りのソリューションとなりうるわけだ。
外付けは MRAM から (スコア:2, おもしろおかしい)
fjの教祖様
つまり (スコア:1, 興味深い)
いやまあ、配線長短縮の意味だけでも大きいとは思う。
system in package (スコア:1, 参考になる)
削減コストと統合チップの価格を比較して妥当だったので採用しました
インテルなら量産効果も出るので安く作れそう
GPUならDRAM混載はすでに行われてる (スコア:1, 興味深い)
DRAM屋さんに、
ダイの片面にしか回路を作らないのはモッタイナイって言ったら、
両面に回路を作るための製造装置と技術がないんだよって返された。
普通のDRAMを両面に作るのであればコストが割りに合わないでしょうが、
ダイをスタックするくらいなら、片面にDRAM、片面にプロセッサでもコストが割に・・・合わないから現実にやってないんだろうなぁ。
Re:GPUならDRAM混載はすでに行われてる (スコア:3, 参考になる)
チップに切り出すときに裏面を研磨して薄くしてしまうので、
一から製造方法を構築しなおさないと裏面に回路を生成するようなことは無理かと。
裏面回路は無理だけど、積層構造による立体化はIBMとか東芝とかで研究が進んでる。
まだ、平屋を2～3階のビルにするところまでの技術なんです。
Re:GPUならDRAM混載はすでに行われてる (スコア:1)
裏に回路が載ったら、サブストレートが横からしか出せなくて、基板効果とかのムラが出てきて場所によって特性が変わってしまわないかなぁ。
Re:GPUならDRAM混載はすでに行われてる (スコア:1)
冷却に関しては確かに問題ですね。
なので、記事のリンク先にもあるように、発熱が比較的少ないメモリをスタックする案が多いようです。
さらに先には、ロジックを集積するのを目指して、IBM、チップ内に水を循環させて冷やす技術を開発 [srad.jp]
のような技術も開発してますね。
Re: (スコア:0)
それをきちんと綺麗にして回路を作るってのは、
既存のビルが立地している地下に新たにビル群を作ろうとする位面倒な代物じゃないかい？
んなことする位なら、両面DVDよろしくチップを貼り付けた方が余程簡単かと。
#でもそれをどうやってパッケージに組み込むのよ？(それもめんどい)
Re:GPUならDRAM混載はすでに行われてる (スコア:3, 参考になる)
新プロセスを開発するのと変わらないぐらいコストがかかりそうです。
フラッシュメモリでは、微細化に限界が見えてるので、3次元積層も積極的に研究してますが。
> #でもそれをどうやってパッケージに組み込むのよ？(それもめんどい)
2枚貼り付けるだけなら、こんな感じで組み込みます。
http://resource.renesas.com/lib/jpn/edge/13/focuson.html [renesas.com]
一部では、実際に量産品として出荷されてる段階ですね。
IOが解決するとメモリがネックになるしね (スコア:1, 興味深い)
それで、データのほとんどはキャッシュにひっかかるような構造にしたんですよ。
そんで、プロファイラとってみたら memcpy が一番時間数かかっていたりしたからなー。
IOを減らすとかだったらキャッシュすればいいんだろうけど、memcpy が一番遅いって言われたらもうどうすることもできないという。
これ以上は無理、、って思ったもんです。
Re:IOが解決するとメモリがネックになるしね (スコア:2, 興味深い)
Re:memcpy()は汎用だから遅いですよ (スコア:2, 興味深い)
転送元・転送先のバイトアライン関係ないし
転送サイズが大きいのか短いのかもわからないし
そういうのを最初に判定するmemcpy()もありますが、そういうのは判定の分のオーバーヘッドが転送サイズが小さい時に出てきてしまいます。
memcpy()をもう少し細分化したものを作ったらよいのかもしれません
速度がいるときはみんなその場でガシガシ作ってしまってるようです
Re:memcpy()は汎用だから遅いですよ (スコア:2, 参考になる)
ただしコンパイラはこの実装を使わずインライン展開できますので、その際にはオーバーラップしているか、アラインメントなど推測可能なら省略してしまうのでしょう。
ビジネス向けノートを考えると現実性は高そうですね。 (スコア:1)
統合って言うから期待したんだけど (スコア:0)
一つのdieでlogic processとDRAM processを共存させるとかなら面白かったんだが．
残念．
Re:統合って言うから期待したんだけど (スコア:2, 参考になる)
今はロジックとL1とL2とL3までは1ダイで生成されてますけど、メモリの歩留まりの悪さがそのまま
CPUの歩留まりを悪くするので、コストを下げられないから安いチップには使えないハズです。
だからCore i7もL2容量増やしてきましたけど、来年出るCore i7の安価版は同じ構成にならないようですよ。
いまだと、Sharpや東芝がCPU+DRAM+FlashROMの別ダイを同じパッケージに入れた混載ワンチップマイコン出してますよね。
Re:統合って言うから期待したんだけど (スコア:1)
なので、ほとんど歩留まりに影響してないと思いますよ。
Re:統合って言うから期待したんだけど (スコア:2, 興味深い)
ロジック部分はモジュール毎に構成が違うので基本的に代替が効かないが，メモリは同形のモジュールが大量にあるだけなので，モジュールを多めに作ってやるだけで歩留りを大幅に改善出来る．もちろん面積は増えるけど，ロジック部分ほど歩留りを悪化させるわけではないので，「メモリの歩留まりの悪さがそのままCPUの歩留まりを悪くする」という表現は微妙．おそらく，歩留りのボトルネックはL1～L3キャッシュではない．
安いチップに大容量キャッシュを混載できない理由は，単純にコア面積が大きくなり過ぎるからだと思われる．
# メニーコア時代になれば，多少事情は変わるだろうけど。
Re:統合って言うから期待したんだけど (スコア:1)
結果的にどっちつかずのものができるか、コストが合わなくなるかのどっちかじゃないでしょうか
Re:統合って言うから期待したんだけど (スコア:2, 参考になる)
混載DRAMだと集積度が犠牲になるが，それを承知で力ずくをやってしまうのがデバイス屋さん.............
（まあIntelのハイエンド製品がすぐそうなるとは思わないが）
Re: (スコア:0)
Re:統合って言うから期待したんだけど (スコア:1)
IntelのPC向けプラットフォームだと、ユーザー側のコンフィグレーションが多岐に渡るので、
あくまでパフォーマンスギャップが著しく、しかも容量にとんでもない差があった、
L3とDRAMの間を埋める中間的なキャッシュに相当させたいんじゃないでしょうか。
イメージ的にはHDDとDRAMのパフォーマンスギャップを埋めようとした、Intel TurboMemoryみたいな感じで。
Re:統合って言うから期待したんだけど (スコア:1)
その次は (スコア:0)
本当に1チップですね。
Re:その次は (スコア:2, おもしろおかしい)
＞本当に1チップですね。
電源とNICと液晶とかも入れてもらえると嬉しいかも
Re:その次は (スコア:5, おもしろおかしい)
＞＞本当に1チップですね。
＞電源とNICと液晶とかも入れてもらえると嬉しいかも
OSとアプリと各種入力デバイスとプリンターも頼むよ
……
……ほんの出来心だったんです！
まさか、進化した技術の先にワープロが再発明されてしまうなんて！！！
電源!? (スコア:2, おもしろおかしい)
でもそれだとそのうち発電所までの距離が問題になってきますから、
原子力発電所まで統合して欲しいところです。
Re:電源!? (スコア:1)
太陽電池で我慢してください。
# ソーラーシステムはちょっとご勘弁。
Re:その次は (スコア:1, すばらしい洞察)
虫眼鏡で見るんですか?
液晶のほうに回路を合体させるべきでしょう。
SHARPに期待してください。
Re: (スコア:0)
脳内に内蔵してしまいましょう。
Re:その次は (スコア:3, おもしろおかしい)
...知恵熱？
Re: (スコア:0)
体外への廃熱は肺に熱交換機を新設すれば良いと思います。
Re:その次は (スコア:1)
幽霊貧血になりそう。Re:その次は (スコア:1, おもしろおかしい)
Re:その次は (スコア:1, おもしろおかしい)
いろいろな意味でファットになるのでだめです。
Re: (スコア:0)
CPU周波数 x CPUコアの数 x L2 のサイズ x L3 のサイズ x 搭載メモリサイズ x 消費電力などの組み合わせになって、型番も10桁くらいになったり・・
混載VRAM (スコア:0)
そしてPLAYSTATION 3はRambusですから、ゲーム機を見てると数世代先が見えてきますね。
Re: (スコア:0)
それはむしろ過去の亡ｒ・・・おや、誰か来たようだ
SRAM にはならないのか (スコア:0)
10年後にはメインメモリがSRAMにという希望的観測もあったのですが、
最近は聞きませんね。と思ったらCPUにDRAMまで内蔵ですか。
DRAMの性能向上が著しくなってメインメモリをSRAM化するコストと
交わることは期待できないんでしょうか。
# もちろんコストの問題はあるでしょうが。
Z-RAM (スコア:0)
AMDが採用したりHynixがライセンスしたりと聞いてたが最近はさっぱり話を聞かないですよね。
Re:時代はめぐりめぐってこうなった・・・ (スコア:1)